/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (C) 2021 Linaro Ltd. * Author: Sam Protsenko <[email protected]> * * Device Tree binding constants for Exynos850 clock controller. */ #ifndef _DT_BINDINGS_CLOCK_EXYNOS_850_H #define _DT_BINDINGS_CLOCK_EXYNOS_850_H /* CMU_TOP */ #define CLK_FOUT_SHARED0_PLL … #define CLK_FOUT_SHARED1_PLL … #define CLK_FOUT_MMC_PLL … #define CLK_MOUT_SHARED0_PLL … #define CLK_MOUT_SHARED1_PLL … #define CLK_MOUT_MMC_PLL … #define CLK_MOUT_CORE_BUS … #define CLK_MOUT_CORE_CCI … #define CLK_MOUT_CORE_MMC_EMBD … #define CLK_MOUT_CORE_SSS … #define CLK_MOUT_DPU … #define CLK_MOUT_HSI_BUS … #define CLK_MOUT_HSI_MMC_CARD … #define CLK_MOUT_HSI_USB20DRD … #define CLK_MOUT_PERI_BUS … #define CLK_MOUT_PERI_UART … #define CLK_MOUT_PERI_IP … #define CLK_DOUT_SHARED0_DIV3 … #define CLK_DOUT_SHARED0_DIV2 … #define CLK_DOUT_SHARED1_DIV3 … #define CLK_DOUT_SHARED1_DIV2 … #define CLK_DOUT_SHARED0_DIV4 … #define CLK_DOUT_SHARED1_DIV4 … #define CLK_DOUT_CORE_BUS … #define CLK_DOUT_CORE_CCI … #define CLK_DOUT_CORE_MMC_EMBD … #define CLK_DOUT_CORE_SSS … #define CLK_DOUT_DPU … #define CLK_DOUT_HSI_BUS … #define CLK_DOUT_HSI_MMC_CARD … #define CLK_DOUT_HSI_USB20DRD … #define CLK_DOUT_PERI_BUS … #define CLK_DOUT_PERI_UART … #define CLK_DOUT_PERI_IP … #define CLK_GOUT_CORE_BUS … #define CLK_GOUT_CORE_CCI … #define CLK_GOUT_CORE_MMC_EMBD … #define CLK_GOUT_CORE_SSS … #define CLK_GOUT_DPU … #define CLK_GOUT_HSI_BUS … #define CLK_GOUT_HSI_MMC_CARD … #define CLK_GOUT_HSI_USB20DRD … #define CLK_GOUT_PERI_BUS … #define CLK_GOUT_PERI_UART … #define CLK_GOUT_PERI_IP … #define CLK_MOUT_CLKCMU_APM_BUS … #define CLK_DOUT_CLKCMU_APM_BUS … #define CLK_GOUT_CLKCMU_APM_BUS … #define CLK_MOUT_AUD … #define CLK_GOUT_AUD … #define CLK_DOUT_AUD … #define CLK_MOUT_IS_BUS … #define CLK_MOUT_IS_ITP … #define CLK_MOUT_IS_VRA … #define CLK_MOUT_IS_GDC … #define CLK_GOUT_IS_BUS … #define CLK_GOUT_IS_ITP … #define CLK_GOUT_IS_VRA … #define CLK_GOUT_IS_GDC … #define CLK_DOUT_IS_BUS … #define CLK_DOUT_IS_ITP … #define CLK_DOUT_IS_VRA … #define CLK_DOUT_IS_GDC … #define CLK_MOUT_MFCMSCL_MFC … #define CLK_MOUT_MFCMSCL_M2M … #define CLK_MOUT_MFCMSCL_MCSC … #define CLK_MOUT_MFCMSCL_JPEG … #define CLK_GOUT_MFCMSCL_MFC … #define CLK_GOUT_MFCMSCL_M2M … #define CLK_GOUT_MFCMSCL_MCSC … #define CLK_GOUT_MFCMSCL_JPEG … #define CLK_DOUT_MFCMSCL_MFC … #define CLK_DOUT_MFCMSCL_M2M … #define CLK_DOUT_MFCMSCL_MCSC … #define CLK_DOUT_MFCMSCL_JPEG … #define CLK_MOUT_G3D_SWITCH … #define CLK_GOUT_G3D_SWITCH … #define CLK_DOUT_G3D_SWITCH … #define CLK_MOUT_CPUCL0_DBG … #define CLK_MOUT_CPUCL0_SWITCH … #define CLK_GOUT_CPUCL0_DBG … #define CLK_GOUT_CPUCL0_SWITCH … #define CLK_DOUT_CPUCL0_DBG … #define CLK_DOUT_CPUCL0_SWITCH … #define CLK_MOUT_CPUCL1_DBG … #define CLK_MOUT_CPUCL1_SWITCH … #define CLK_GOUT_CPUCL1_DBG … #define CLK_GOUT_CPUCL1_SWITCH … #define CLK_DOUT_CPUCL1_DBG … #define CLK_DOUT_CPUCL1_SWITCH … /* CMU_APM */ #define CLK_RCO_I3C_PMIC … #define OSCCLK_RCO_APM … #define CLK_RCO_APM__ALV … #define CLK_DLL_DCO … #define CLK_MOUT_APM_BUS_USER … #define CLK_MOUT_RCO_APM_I3C_USER … #define CLK_MOUT_RCO_APM_USER … #define CLK_MOUT_DLL_USER … #define CLK_MOUT_CLKCMU_CHUB_BUS … #define CLK_MOUT_APM_BUS … #define CLK_MOUT_APM_I3C … #define CLK_DOUT_CLKCMU_CHUB_BUS … #define CLK_DOUT_APM_BUS … #define CLK_DOUT_APM_I3C … #define CLK_GOUT_CLKCMU_CMGP_BUS … #define CLK_GOUT_CLKCMU_CHUB_BUS … #define CLK_GOUT_RTC_PCLK … #define CLK_GOUT_TOP_RTC_PCLK … #define CLK_GOUT_I3C_PCLK … #define CLK_GOUT_I3C_SCLK … #define CLK_GOUT_SPEEDY_PCLK … #define CLK_GOUT_GPIO_ALIVE_PCLK … #define CLK_GOUT_PMU_ALIVE_PCLK … #define CLK_GOUT_SYSREG_APM_PCLK … /* CMU_AUD */ #define CLK_DOUT_AUD_AUDIF … #define CLK_DOUT_AUD_BUSD … #define CLK_DOUT_AUD_BUSP … #define CLK_DOUT_AUD_CNT … #define CLK_DOUT_AUD_CPU … #define CLK_DOUT_AUD_CPU_ACLK … #define CLK_DOUT_AUD_CPU_PCLKDBG … #define CLK_DOUT_AUD_FM … #define CLK_DOUT_AUD_FM_SPDY … #define CLK_DOUT_AUD_MCLK … #define CLK_DOUT_AUD_UAIF0 … #define CLK_DOUT_AUD_UAIF1 … #define CLK_DOUT_AUD_UAIF2 … #define CLK_DOUT_AUD_UAIF3 … #define CLK_DOUT_AUD_UAIF4 … #define CLK_DOUT_AUD_UAIF5 … #define CLK_DOUT_AUD_UAIF6 … #define CLK_FOUT_AUD_PLL … #define CLK_GOUT_AUD_ABOX_ACLK … #define CLK_GOUT_AUD_ASB_CCLK … #define CLK_GOUT_AUD_CA32_CCLK … #define CLK_GOUT_AUD_CNT_BCLK … #define CLK_GOUT_AUD_CODEC_MCLK … #define CLK_GOUT_AUD_DAP_CCLK … #define CLK_GOUT_AUD_GPIO_PCLK … #define CLK_GOUT_AUD_PPMU_ACLK … #define CLK_GOUT_AUD_PPMU_PCLK … #define CLK_GOUT_AUD_SPDY_BCLK … #define CLK_GOUT_AUD_SYSMMU_CLK … #define CLK_GOUT_AUD_SYSREG_PCLK … #define CLK_GOUT_AUD_TZPC_PCLK … #define CLK_GOUT_AUD_UAIF0_BCLK … #define CLK_GOUT_AUD_UAIF1_BCLK … #define CLK_GOUT_AUD_UAIF2_BCLK … #define CLK_GOUT_AUD_UAIF3_BCLK … #define CLK_GOUT_AUD_UAIF4_BCLK … #define CLK_GOUT_AUD_UAIF5_BCLK … #define CLK_GOUT_AUD_UAIF6_BCLK … #define CLK_GOUT_AUD_WDT_PCLK … #define CLK_MOUT_AUD_CPU … #define CLK_MOUT_AUD_CPU_HCH … #define CLK_MOUT_AUD_CPU_USER … #define CLK_MOUT_AUD_FM … #define CLK_MOUT_AUD_PLL … #define CLK_MOUT_AUD_TICK_USB_USER … #define CLK_MOUT_AUD_UAIF0 … #define CLK_MOUT_AUD_UAIF1 … #define CLK_MOUT_AUD_UAIF2 … #define CLK_MOUT_AUD_UAIF3 … #define CLK_MOUT_AUD_UAIF4 … #define CLK_MOUT_AUD_UAIF5 … #define CLK_MOUT_AUD_UAIF6 … #define IOCLK_AUDIOCDCLK0 … #define IOCLK_AUDIOCDCLK1 … #define IOCLK_AUDIOCDCLK2 … #define IOCLK_AUDIOCDCLK3 … #define IOCLK_AUDIOCDCLK4 … #define IOCLK_AUDIOCDCLK5 … #define IOCLK_AUDIOCDCLK6 … #define TICK_USB … #define CLK_GOUT_AUD_CMU_AUD_PCLK … /* CMU_CMGP */ #define CLK_RCO_CMGP … #define CLK_MOUT_CMGP_ADC … #define CLK_MOUT_CMGP_USI0 … #define CLK_MOUT_CMGP_USI1 … #define CLK_DOUT_CMGP_ADC … #define CLK_DOUT_CMGP_USI0 … #define CLK_DOUT_CMGP_USI1 … #define CLK_GOUT_CMGP_ADC_S0_PCLK … #define CLK_GOUT_CMGP_ADC_S1_PCLK … #define CLK_GOUT_CMGP_GPIO_PCLK … #define CLK_GOUT_CMGP_USI0_IPCLK … #define CLK_GOUT_CMGP_USI0_PCLK … #define CLK_GOUT_CMGP_USI1_IPCLK … #define CLK_GOUT_CMGP_USI1_PCLK … #define CLK_GOUT_SYSREG_CMGP_PCLK … /* CMU_CPUCL0 */ #define CLK_FOUT_CPUCL0_PLL … #define CLK_MOUT_PLL_CPUCL0 … #define CLK_MOUT_CPUCL0_SWITCH_USER … #define CLK_MOUT_CPUCL0_DBG_USER … #define CLK_MOUT_CPUCL0_PLL … #define CLK_DOUT_CPUCL0_CPU … #define CLK_DOUT_CPUCL0_CMUREF … #define CLK_DOUT_CPUCL0_PCLK … #define CLK_DOUT_CLUSTER0_ACLK … #define CLK_DOUT_CLUSTER0_ATCLK … #define CLK_DOUT_CLUSTER0_PCLKDBG … #define CLK_DOUT_CLUSTER0_PERIPHCLK … #define CLK_GOUT_CLUSTER0_ATCLK … #define CLK_GOUT_CLUSTER0_PCLK … #define CLK_GOUT_CLUSTER0_PERIPHCLK … #define CLK_GOUT_CLUSTER0_SCLK … #define CLK_GOUT_CPUCL0_CMU_CPUCL0_PCLK … #define CLK_GOUT_CLUSTER0_CPU … #define CLK_CLUSTER0_SCLK … /* CMU_CPUCL1 */ #define CLK_FOUT_CPUCL1_PLL … #define CLK_MOUT_PLL_CPUCL1 … #define CLK_MOUT_CPUCL1_SWITCH_USER … #define CLK_MOUT_CPUCL1_DBG_USER … #define CLK_MOUT_CPUCL1_PLL … #define CLK_DOUT_CPUCL1_CPU … #define CLK_DOUT_CPUCL1_CMUREF … #define CLK_DOUT_CPUCL1_PCLK … #define CLK_DOUT_CLUSTER1_ACLK … #define CLK_DOUT_CLUSTER1_ATCLK … #define CLK_DOUT_CLUSTER1_PCLKDBG … #define CLK_DOUT_CLUSTER1_PERIPHCLK … #define CLK_GOUT_CLUSTER1_ATCLK … #define CLK_GOUT_CLUSTER1_PCLK … #define CLK_GOUT_CLUSTER1_PERIPHCLK … #define CLK_GOUT_CLUSTER1_SCLK … #define CLK_GOUT_CPUCL1_CMU_CPUCL1_PCLK … #define CLK_GOUT_CLUSTER1_CPU … #define CLK_CLUSTER1_SCLK … /* CMU_G3D */ #define CLK_FOUT_G3D_PLL … #define CLK_MOUT_G3D_PLL … #define CLK_MOUT_G3D_SWITCH_USER … #define CLK_MOUT_G3D_BUSD … #define CLK_DOUT_G3D_BUSP … #define CLK_GOUT_G3D_CMU_G3D_PCLK … #define CLK_GOUT_G3D_GPU_CLK … #define CLK_GOUT_G3D_TZPC_PCLK … #define CLK_GOUT_G3D_GRAY2BIN_CLK … #define CLK_GOUT_G3D_BUSD_CLK … #define CLK_GOUT_G3D_BUSP_CLK … #define CLK_GOUT_G3D_SYSREG_PCLK … /* CMU_HSI */ #define CLK_MOUT_HSI_BUS_USER … #define CLK_MOUT_HSI_MMC_CARD_USER … #define CLK_MOUT_HSI_USB20DRD_USER … #define CLK_MOUT_HSI_RTC … #define CLK_GOUT_USB_RTC_CLK … #define CLK_GOUT_USB_REF_CLK … #define CLK_GOUT_USB_PHY_REF_CLK … #define CLK_GOUT_USB_PHY_ACLK … #define CLK_GOUT_USB_BUS_EARLY_CLK … #define CLK_GOUT_GPIO_HSI_PCLK … #define CLK_GOUT_MMC_CARD_ACLK … #define CLK_GOUT_MMC_CARD_SDCLKIN … #define CLK_GOUT_SYSREG_HSI_PCLK … #define CLK_GOUT_HSI_PPMU_ACLK … #define CLK_GOUT_HSI_PPMU_PCLK … #define CLK_GOUT_HSI_CMU_HSI_PCLK … /* CMU_IS */ #define CLK_MOUT_IS_BUS_USER … #define CLK_MOUT_IS_ITP_USER … #define CLK_MOUT_IS_VRA_USER … #define CLK_MOUT_IS_GDC_USER … #define CLK_DOUT_IS_BUSP … #define CLK_GOUT_IS_CMU_IS_PCLK … #define CLK_GOUT_IS_CSIS0_ACLK … #define CLK_GOUT_IS_CSIS1_ACLK … #define CLK_GOUT_IS_CSIS2_ACLK … #define CLK_GOUT_IS_TZPC_PCLK … #define CLK_GOUT_IS_CSIS_DMA_CLK … #define CLK_GOUT_IS_GDC_CLK … #define CLK_GOUT_IS_IPP_CLK … #define CLK_GOUT_IS_ITP_CLK … #define CLK_GOUT_IS_MCSC_CLK … #define CLK_GOUT_IS_VRA_CLK … #define CLK_GOUT_IS_PPMU_IS0_ACLK … #define CLK_GOUT_IS_PPMU_IS0_PCLK … #define CLK_GOUT_IS_PPMU_IS1_ACLK … #define CLK_GOUT_IS_PPMU_IS1_PCLK … #define CLK_GOUT_IS_SYSMMU_IS0_CLK … #define CLK_GOUT_IS_SYSMMU_IS1_CLK … #define CLK_GOUT_IS_SYSREG_PCLK … /* CMU_MFCMSCL */ #define CLK_MOUT_MFCMSCL_MFC_USER … #define CLK_MOUT_MFCMSCL_M2M_USER … #define CLK_MOUT_MFCMSCL_MCSC_USER … #define CLK_MOUT_MFCMSCL_JPEG_USER … #define CLK_DOUT_MFCMSCL_BUSP … #define CLK_GOUT_MFCMSCL_CMU_MFCMSCL_PCLK … #define CLK_GOUT_MFCMSCL_TZPC_PCLK … #define CLK_GOUT_MFCMSCL_JPEG_ACLK … #define CLK_GOUT_MFCMSCL_M2M_ACLK … #define CLK_GOUT_MFCMSCL_MCSC_CLK … #define CLK_GOUT_MFCMSCL_MFC_ACLK … #define CLK_GOUT_MFCMSCL_PPMU_ACLK … #define CLK_GOUT_MFCMSCL_PPMU_PCLK … #define CLK_GOUT_MFCMSCL_SYSMMU_CLK … #define CLK_GOUT_MFCMSCL_SYSREG_PCLK … /* CMU_PERI */ #define CLK_MOUT_PERI_BUS_USER … #define CLK_MOUT_PERI_UART_USER … #define CLK_MOUT_PERI_HSI2C_USER … #define CLK_MOUT_PERI_SPI_USER … #define CLK_DOUT_PERI_HSI2C0 … #define CLK_DOUT_PERI_HSI2C1 … #define CLK_DOUT_PERI_HSI2C2 … #define CLK_DOUT_PERI_SPI0 … #define CLK_GOUT_PERI_HSI2C0 … #define CLK_GOUT_PERI_HSI2C1 … #define CLK_GOUT_PERI_HSI2C2 … #define CLK_GOUT_GPIO_PERI_PCLK … #define CLK_GOUT_HSI2C0_IPCLK … #define CLK_GOUT_HSI2C0_PCLK … #define CLK_GOUT_HSI2C1_IPCLK … #define CLK_GOUT_HSI2C1_PCLK … #define CLK_GOUT_HSI2C2_IPCLK … #define CLK_GOUT_HSI2C2_PCLK … #define CLK_GOUT_I2C0_PCLK … #define CLK_GOUT_I2C1_PCLK … #define CLK_GOUT_I2C2_PCLK … #define CLK_GOUT_I2C3_PCLK … #define CLK_GOUT_I2C4_PCLK … #define CLK_GOUT_I2C5_PCLK … #define CLK_GOUT_I2C6_PCLK … #define CLK_GOUT_MCT_PCLK … #define CLK_GOUT_PWM_MOTOR_PCLK … #define CLK_GOUT_SPI0_IPCLK … #define CLK_GOUT_SPI0_PCLK … #define CLK_GOUT_SYSREG_PERI_PCLK … #define CLK_GOUT_UART_IPCLK … #define CLK_GOUT_UART_PCLK … #define CLK_GOUT_WDT0_PCLK … #define CLK_GOUT_WDT1_PCLK … /* CMU_CORE */ #define CLK_MOUT_CORE_BUS_USER … #define CLK_MOUT_CORE_CCI_USER … #define CLK_MOUT_CORE_MMC_EMBD_USER … #define CLK_MOUT_CORE_SSS_USER … #define CLK_MOUT_CORE_GIC … #define CLK_DOUT_CORE_BUSP … #define CLK_GOUT_CCI_ACLK … #define CLK_GOUT_GIC_CLK … #define CLK_GOUT_MMC_EMBD_ACLK … #define CLK_GOUT_MMC_EMBD_SDCLKIN … #define CLK_GOUT_SSS_ACLK … #define CLK_GOUT_SSS_PCLK … #define CLK_GOUT_GPIO_CORE_PCLK … #define CLK_GOUT_SYSREG_CORE_PCLK … #define CLK_GOUT_PDMA_CORE_ACLK … #define CLK_GOUT_SPDMA_CORE_ACLK … /* CMU_DPU */ #define CLK_MOUT_DPU_USER … #define CLK_DOUT_DPU_BUSP … #define CLK_GOUT_DPU_CMU_DPU_PCLK … #define CLK_GOUT_DPU_DECON0_ACLK … #define CLK_GOUT_DPU_DMA_ACLK … #define CLK_GOUT_DPU_DPP_ACLK … #define CLK_GOUT_DPU_PPMU_ACLK … #define CLK_GOUT_DPU_PPMU_PCLK … #define CLK_GOUT_DPU_SMMU_CLK … #define CLK_GOUT_DPU_SYSREG_PCLK … #define DPU_NR_CLK … #endif /* _DT_BINDINGS_CLOCK_EXYNOS_850_H */
Codebase Browser
linux