/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (c) 2014 Samsung Electronics Co., Ltd. * Copyright (c) 2016 Krzysztof Kozlowski * * Device Tree binding constants for Exynos5421 clock controller. */ #ifndef _DT_BINDINGS_CLOCK_EXYNOS_5410_H #define _DT_BINDINGS_CLOCK_EXYNOS_5410_H /* core clocks */ #define CLK_FIN_PLL … #define CLK_FOUT_APLL … #define CLK_FOUT_CPLL … #define CLK_FOUT_MPLL … #define CLK_FOUT_BPLL … #define CLK_FOUT_KPLL … #define CLK_FOUT_EPLL … /* gate for special clocks (sclk) */ #define CLK_SCLK_UART0 … #define CLK_SCLK_UART1 … #define CLK_SCLK_UART2 … #define CLK_SCLK_UART3 … #define CLK_SCLK_MMC0 … #define CLK_SCLK_MMC1 … #define CLK_SCLK_MMC2 … #define CLK_SCLK_USBD300 … #define CLK_SCLK_USBD301 … #define CLK_SCLK_USBPHY300 … #define CLK_SCLK_USBPHY301 … #define CLK_SCLK_PWM … /* gate clocks */ #define CLK_UART0 … #define CLK_UART1 … #define CLK_UART2 … #define CLK_UART3 … #define CLK_I2C0 … #define CLK_I2C1 … #define CLK_I2C2 … #define CLK_I2C3 … #define CLK_USI0 … #define CLK_USI1 … #define CLK_USI2 … #define CLK_USI3 … #define CLK_TSADC … #define CLK_PWM … #define CLK_MCT … #define CLK_WDT … #define CLK_RTC … #define CLK_TMU … #define CLK_MMC0 … #define CLK_MMC1 … #define CLK_MMC2 … #define CLK_PDMA0 … #define CLK_PDMA1 … #define CLK_USBH20 … #define CLK_USBD300 … #define CLK_USBD301 … #define CLK_SSS … #endif /* _DT_BINDINGS_CLOCK_EXYNOS_5410_H */
Codebase Browser
linux