/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (C) 2023 Linaro Ltd. * Author: Peter Griffin <[email protected]> * * Device Tree binding constants for Google gs101 clock controller. */ #ifndef _DT_BINDINGS_CLOCK_GOOGLE_GS101_H #define _DT_BINDINGS_CLOCK_GOOGLE_GS101_H /* CMU_TOP PLL */ #define CLK_FOUT_SHARED0_PLL … #define CLK_FOUT_SHARED1_PLL … #define CLK_FOUT_SHARED2_PLL … #define CLK_FOUT_SHARED3_PLL … #define CLK_FOUT_SPARE_PLL … /* CMU_TOP MUX */ #define CLK_MOUT_PLL_SHARED0 … #define CLK_MOUT_PLL_SHARED1 … #define CLK_MOUT_PLL_SHARED2 … #define CLK_MOUT_PLL_SHARED3 … #define CLK_MOUT_PLL_SPARE … #define CLK_MOUT_CMU_BO_BUS … #define CLK_MOUT_CMU_BUS0_BUS … #define CLK_MOUT_CMU_BUS1_BUS … #define CLK_MOUT_CMU_BUS2_BUS … #define CLK_MOUT_CMU_CIS_CLK0 … #define CLK_MOUT_CMU_CIS_CLK1 … #define CLK_MOUT_CMU_CIS_CLK2 … #define CLK_MOUT_CMU_CIS_CLK3 … #define CLK_MOUT_CMU_CIS_CLK4 … #define CLK_MOUT_CMU_CIS_CLK5 … #define CLK_MOUT_CMU_CIS_CLK6 … #define CLK_MOUT_CMU_CIS_CLK7 … #define CLK_MOUT_CMU_CMU_BOOST … #define CLK_MOUT_CMU_BOOST_OPTION1 … #define CLK_MOUT_CMU_CORE_BUS … #define CLK_MOUT_CMU_CPUCL0_DBG … #define CLK_MOUT_CMU_CPUCL0_SWITCH … #define CLK_MOUT_CMU_CPUCL1_SWITCH … #define CLK_MOUT_CMU_CPUCL2_SWITCH … #define CLK_MOUT_CMU_CSIS_BUS … #define CLK_MOUT_CMU_DISP_BUS … #define CLK_MOUT_CMU_DNS_BUS … #define CLK_MOUT_CMU_DPU_BUS … #define CLK_MOUT_CMU_EH_BUS … #define CLK_MOUT_CMU_G2D_G2D … #define CLK_MOUT_CMU_G2D_MSCL … #define CLK_MOUT_CMU_G3AA_G3AA … #define CLK_MOUT_CMU_G3D_BUSD … #define CLK_MOUT_CMU_G3D_GLB … #define CLK_MOUT_CMU_G3D_SWITCH … #define CLK_MOUT_CMU_GDC_GDC0 … #define CLK_MOUT_CMU_GDC_GDC1 … #define CLK_MOUT_CMU_GDC_SCSC … #define CLK_MOUT_CMU_HPM … #define CLK_MOUT_CMU_HSI0_BUS … #define CLK_MOUT_CMU_HSI0_DPGTC … #define CLK_MOUT_CMU_HSI0_USB31DRD … #define CLK_MOUT_CMU_HSI0_USBDPDBG … #define CLK_MOUT_CMU_HSI1_BUS … #define CLK_MOUT_CMU_HSI1_PCIE … #define CLK_MOUT_CMU_HSI2_BUS … #define CLK_MOUT_CMU_HSI2_MMC_CARD … #define CLK_MOUT_CMU_HSI2_PCIE … #define CLK_MOUT_CMU_HSI2_UFS_EMBD … #define CLK_MOUT_CMU_IPP_BUS … #define CLK_MOUT_CMU_ITP_BUS … #define CLK_MOUT_CMU_MCSC_ITSC … #define CLK_MOUT_CMU_MCSC_MCSC … #define CLK_MOUT_CMU_MFC_MFC … #define CLK_MOUT_CMU_MIF_BUSP … #define CLK_MOUT_CMU_MIF_SWITCH … #define CLK_MOUT_CMU_MISC_BUS … #define CLK_MOUT_CMU_MISC_SSS … #define CLK_MOUT_CMU_PDP_BUS … #define CLK_MOUT_CMU_PDP_VRA … #define CLK_MOUT_CMU_PERIC0_BUS … #define CLK_MOUT_CMU_PERIC0_IP … #define CLK_MOUT_CMU_PERIC1_BUS … #define CLK_MOUT_CMU_PERIC1_IP … #define CLK_MOUT_CMU_TNR_BUS … #define CLK_MOUT_CMU_TOP_BOOST_OPTION1 … #define CLK_MOUT_CMU_TOP_CMUREF … #define CLK_MOUT_CMU_TPU_BUS … #define CLK_MOUT_CMU_TPU_TPU … #define CLK_MOUT_CMU_TPU_TPUCTL … #define CLK_MOUT_CMU_TPU_UART … #define CLK_MOUT_CMU_CMUREF … /* CMU_TOP Dividers */ #define CLK_DOUT_CMU_BO_BUS … #define CLK_DOUT_CMU_BUS0_BUS … #define CLK_DOUT_CMU_BUS1_BUS … #define CLK_DOUT_CMU_BUS2_BUS … #define CLK_DOUT_CMU_CIS_CLK0 … #define CLK_DOUT_CMU_CIS_CLK1 … #define CLK_DOUT_CMU_CIS_CLK2 … #define CLK_DOUT_CMU_CIS_CLK3 … #define CLK_DOUT_CMU_CIS_CLK4 … #define CLK_DOUT_CMU_CIS_CLK5 … #define CLK_DOUT_CMU_CIS_CLK6 … #define CLK_DOUT_CMU_CIS_CLK7 … #define CLK_DOUT_CMU_CORE_BUS … #define CLK_DOUT_CMU_CPUCL0_DBG … #define CLK_DOUT_CMU_CPUCL0_SWITCH … #define CLK_DOUT_CMU_CPUCL1_SWITCH … #define CLK_DOUT_CMU_CPUCL2_SWITCH … #define CLK_DOUT_CMU_CSIS_BUS … #define CLK_DOUT_CMU_DISP_BUS … #define CLK_DOUT_CMU_DNS_BUS … #define CLK_DOUT_CMU_DPU_BUS … #define CLK_DOUT_CMU_EH_BUS … #define CLK_DOUT_CMU_G2D_G2D … #define CLK_DOUT_CMU_G2D_MSCL … #define CLK_DOUT_CMU_G3AA_G3AA … #define CLK_DOUT_CMU_G3D_BUSD … #define CLK_DOUT_CMU_G3D_GLB … #define CLK_DOUT_CMU_G3D_SWITCH … #define CLK_DOUT_CMU_GDC_GDC0 … #define CLK_DOUT_CMU_GDC_GDC1 … #define CLK_DOUT_CMU_GDC_SCSC … #define CLK_DOUT_CMU_CMU_HPM … #define CLK_DOUT_CMU_HSI0_BUS … #define CLK_DOUT_CMU_HSI0_DPGTC … #define CLK_DOUT_CMU_HSI0_USB31DRD … #define CLK_DOUT_CMU_HSI0_USBDPDBG … #define CLK_DOUT_CMU_HSI1_BUS … #define CLK_DOUT_CMU_HSI1_PCIE … #define CLK_DOUT_CMU_HSI2_BUS … #define CLK_DOUT_CMU_HSI2_MMC_CARD … #define CLK_DOUT_CMU_HSI2_PCIE … #define CLK_DOUT_CMU_HSI2_UFS_EMBD … #define CLK_DOUT_CMU_IPP_BUS … #define CLK_DOUT_CMU_ITP_BUS … #define CLK_DOUT_CMU_MCSC_ITSC … #define CLK_DOUT_CMU_MCSC_MCSC … #define CLK_DOUT_CMU_MFC_MFC … #define CLK_DOUT_CMU_MIF_BUSP … #define CLK_DOUT_CMU_MISC_BUS … #define CLK_DOUT_CMU_MISC_SSS … #define CLK_DOUT_CMU_OTP … #define CLK_DOUT_CMU_PDP_BUS … #define CLK_DOUT_CMU_PDP_VRA … #define CLK_DOUT_CMU_PERIC0_BUS … #define CLK_DOUT_CMU_PERIC0_IP … #define CLK_DOUT_CMU_PERIC1_BUS … #define CLK_DOUT_CMU_PERIC1_IP … #define CLK_DOUT_CMU_TNR_BUS … #define CLK_DOUT_CMU_TPU_BUS … #define CLK_DOUT_CMU_TPU_TPU … #define CLK_DOUT_CMU_TPU_TPUCTL … #define CLK_DOUT_CMU_TPU_UART … #define CLK_DOUT_CMU_CMU_BOOST … #define CLK_DOUT_CMU_CMU_CMUREF … #define CLK_DOUT_CMU_SHARED0_DIV2 … #define CLK_DOUT_CMU_SHARED0_DIV3 … #define CLK_DOUT_CMU_SHARED0_DIV4 … #define CLK_DOUT_CMU_SHARED0_DIV5 … #define CLK_DOUT_CMU_SHARED1_DIV2 … #define CLK_DOUT_CMU_SHARED1_DIV3 … #define CLK_DOUT_CMU_SHARED1_DIV4 … #define CLK_DOUT_CMU_SHARED2_DIV2 … #define CLK_DOUT_CMU_SHARED3_DIV2 … /* CMU_TOP Gates */ #define CLK_GOUT_CMU_BUS0_BOOST … #define CLK_GOUT_CMU_BUS1_BOOST … #define CLK_GOUT_CMU_BUS2_BOOST … #define CLK_GOUT_CMU_CORE_BOOST … #define CLK_GOUT_CMU_CPUCL0_BOOST … #define CLK_GOUT_CMU_CPUCL1_BOOST … #define CLK_GOUT_CMU_CPUCL2_BOOST … #define CLK_GOUT_CMU_MIF_BOOST … #define CLK_GOUT_CMU_MIF_SWITCH … #define CLK_GOUT_CMU_BO_BUS … #define CLK_GOUT_CMU_BUS0_BUS … #define CLK_GOUT_CMU_BUS1_BUS … #define CLK_GOUT_CMU_BUS2_BUS … #define CLK_GOUT_CMU_CIS_CLK0 … #define CLK_GOUT_CMU_CIS_CLK1 … #define CLK_GOUT_CMU_CIS_CLK2 … #define CLK_GOUT_CMU_CIS_CLK3 … #define CLK_GOUT_CMU_CIS_CLK4 … #define CLK_GOUT_CMU_CIS_CLK5 … #define CLK_GOUT_CMU_CIS_CLK6 … #define CLK_GOUT_CMU_CIS_CLK7 … #define CLK_GOUT_CMU_CMU_BOOST … #define CLK_GOUT_CMU_CORE_BUS … #define CLK_GOUT_CMU_CPUCL0_DBG … #define CLK_GOUT_CMU_CPUCL0_SWITCH … #define CLK_GOUT_CMU_CPUCL1_SWITCH … #define CLK_GOUT_CMU_CPUCL2_SWITCH … #define CLK_GOUT_CMU_CSIS_BUS … #define CLK_GOUT_CMU_DISP_BUS … #define CLK_GOUT_CMU_DNS_BUS … #define CLK_GOUT_CMU_DPU_BUS … #define CLK_GOUT_CMU_EH_BUS … #define CLK_GOUT_CMU_G2D_G2D … #define CLK_GOUT_CMU_G2D_MSCL … #define CLK_GOUT_CMU_G3AA_G3AA … #define CLK_GOUT_CMU_G3D_BUSD … #define CLK_GOUT_CMU_G3D_GLB … #define CLK_GOUT_CMU_G3D_SWITCH … #define CLK_GOUT_CMU_GDC_GDC0 … #define CLK_GOUT_CMU_GDC_GDC1 … #define CLK_GOUT_CMU_GDC_SCSC … #define CLK_GOUT_CMU_HPM … #define CLK_GOUT_CMU_HSI0_BUS … #define CLK_GOUT_CMU_HSI0_DPGTC … #define CLK_GOUT_CMU_HSI0_USB31DRD … #define CLK_GOUT_CMU_HSI0_USBDPDBG … #define CLK_GOUT_CMU_HSI1_BUS … #define CLK_GOUT_CMU_HSI1_PCIE … #define CLK_GOUT_CMU_HSI2_BUS … #define CLK_GOUT_CMU_HSI2_MMC_CARD … #define CLK_GOUT_CMU_HSI2_PCIE … #define CLK_GOUT_CMU_HSI2_UFS_EMBD … #define CLK_GOUT_CMU_IPP_BUS … #define CLK_GOUT_CMU_ITP_BUS … #define CLK_GOUT_CMU_MCSC_ITSC … #define CLK_GOUT_CMU_MCSC_MCSC … #define CLK_GOUT_CMU_MFC_MFC … #define CLK_GOUT_CMU_MIF_BUSP … #define CLK_GOUT_CMU_MISC_BUS … #define CLK_GOUT_CMU_MISC_SSS … #define CLK_GOUT_CMU_PDP_BUS … #define CLK_GOUT_CMU_PDP_VRA … #define CLK_GOUT_CMU_G3AA … #define CLK_GOUT_CMU_PERIC0_BUS … #define CLK_GOUT_CMU_PERIC0_IP … #define CLK_GOUT_CMU_PERIC1_BUS … #define CLK_GOUT_CMU_PERIC1_IP … #define CLK_GOUT_CMU_TNR_BUS … #define CLK_GOUT_CMU_TOP_CMUREF … #define CLK_GOUT_CMU_TPU_BUS … #define CLK_GOUT_CMU_TPU_TPU … #define CLK_GOUT_CMU_TPU_TPUCTL … #define CLK_GOUT_CMU_TPU_UART … /* CMU_APM */ #define CLK_MOUT_APM_FUNC … #define CLK_MOUT_APM_FUNCSRC … #define CLK_DOUT_APM_BOOST … #define CLK_DOUT_APM_USI0_UART … #define CLK_DOUT_APM_USI0_USI … #define CLK_DOUT_APM_USI1_UART … #define CLK_GOUT_APM_APM_CMU_APM_PCLK … #define CLK_GOUT_BUS0_BOOST_OPTION1 … #define CLK_GOUT_CMU_BOOST_OPTION1 … #define CLK_GOUT_CORE_BOOST_OPTION1 … #define CLK_GOUT_APM_FUNC … #define CLK_GOUT_APM_APBIF_GPIO_ALIVE_PCLK … #define CLK_GOUT_APM_APBIF_GPIO_FAR_ALIVE_PCLK … #define CLK_GOUT_APM_APBIF_PMU_ALIVE_PCLK … #define CLK_GOUT_APM_APBIF_RTC_PCLK … #define CLK_GOUT_APM_APBIF_TRTC_PCLK … #define CLK_GOUT_APM_APM_USI0_UART_IPCLK … #define CLK_GOUT_APM_APM_USI0_UART_PCLK … #define CLK_GOUT_APM_APM_USI0_USI_IPCLK … #define CLK_GOUT_APM_APM_USI0_USI_PCLK … #define CLK_GOUT_APM_APM_USI1_UART_IPCLK … #define CLK_GOUT_APM_APM_USI1_UART_PCLK … #define CLK_GOUT_APM_D_TZPC_APM_PCLK … #define CLK_GOUT_APM_GPC_APM_PCLK … #define CLK_GOUT_APM_GREBEINTEGRATION_HCLK … #define CLK_GOUT_APM_INTMEM_ACLK … #define CLK_GOUT_APM_INTMEM_PCLK … #define CLK_GOUT_APM_LHM_AXI_G_SWD_I_CLK … #define CLK_GOUT_APM_LHM_AXI_P_AOCAPM_I_CLK … #define CLK_GOUT_APM_LHM_AXI_P_APM_I_CLK … #define CLK_GOUT_APM_LHS_AXI_D_APM_I_CLK … #define CLK_GOUT_APM_LHS_AXI_G_DBGCORE_I_CLK … #define CLK_GOUT_APM_LHS_AXI_G_SCAN2DRAM_I_CLK … #define CLK_GOUT_APM_MAILBOX_APM_AOC_PCLK … #define CLK_GOUT_APM_MAILBOX_APM_AP_PCLK … #define CLK_GOUT_APM_MAILBOX_APM_GSA_PCLK … #define CLK_GOUT_APM_MAILBOX_APM_SWD_PCLK … #define CLK_GOUT_APM_MAILBOX_APM_TPU_PCLK … #define CLK_GOUT_APM_MAILBOX_AP_AOC_PCLK … #define CLK_GOUT_APM_MAILBOX_AP_DBGCORE_PCLK … #define CLK_GOUT_APM_PMU_INTR_GEN_PCLK … #define CLK_GOUT_APM_ROM_CRC32_HOST_ACLK … #define CLK_GOUT_APM_ROM_CRC32_HOST_PCLK … #define CLK_GOUT_APM_CLK_APM_BUS_CLK … #define CLK_GOUT_APM_CLK_APM_USI0_UART_CLK … #define CLK_GOUT_APM_CLK_APM_USI0_USI_CLK … #define CLK_GOUT_APM_CLK_APM_USI1_UART_CLK … #define CLK_GOUT_APM_SPEEDY_APM_PCLK … #define CLK_GOUT_APM_SPEEDY_SUB_APM_PCLK … #define CLK_GOUT_APM_SSMT_D_APM_ACLK … #define CLK_GOUT_APM_SSMT_D_APM_PCLK … #define CLK_GOUT_APM_SSMT_G_DBGCORE_ACLK … #define CLK_GOUT_APM_SSMT_G_DBGCORE_PCLK … #define CLK_GOUT_APM_SS_DBGCORE_SS_DBGCORE_HCLK … #define CLK_GOUT_APM_SYSMMU_D_APM_CLK_S2 … #define CLK_GOUT_APM_SYSREG_APM_PCLK … #define CLK_GOUT_APM_UASC_APM_ACLK … #define CLK_GOUT_APM_UASC_APM_PCLK … #define CLK_GOUT_APM_UASC_DBGCORE_ACLK … #define CLK_GOUT_APM_UASC_DBGCORE_PCLK … #define CLK_GOUT_APM_UASC_G_SWD_ACLK … #define CLK_GOUT_APM_UASC_G_SWD_PCLK … #define CLK_GOUT_APM_UASC_P_AOCAPM_ACLK … #define CLK_GOUT_APM_UASC_P_AOCAPM_PCLK … #define CLK_GOUT_APM_UASC_P_APM_ACLK … #define CLK_GOUT_APM_UASC_P_APM_PCLK … #define CLK_GOUT_APM_WDT_APM_PCLK … #define CLK_GOUT_APM_XIU_DP_APM_ACLK … #define CLK_APM_PLL_DIV2_APM … #define CLK_APM_PLL_DIV4_APM … #define CLK_APM_PLL_DIV16_APM … /* CMU_HSI0 */ #define CLK_FOUT_USB_PLL … #define CLK_MOUT_PLL_USB … #define CLK_MOUT_HSI0_ALT_USER … #define CLK_MOUT_HSI0_BUS_USER … #define CLK_MOUT_HSI0_DPGTC_USER … #define CLK_MOUT_HSI0_TCXO_USER … #define CLK_MOUT_HSI0_USB20_USER … #define CLK_MOUT_HSI0_USB31DRD_USER … #define CLK_MOUT_HSI0_USBDPDBG_USER … #define CLK_MOUT_HSI0_BUS … #define CLK_MOUT_HSI0_USB20_REF … #define CLK_MOUT_HSI0_USB31DRD … #define CLK_DOUT_HSI0_USB31DRD … #define CLK_GOUT_HSI0_PCLK … #define CLK_GOUT_HSI0_USB31DRD_I_USB31DRD_SUSPEND_CLK_26 … #define CLK_GOUT_HSI0_CLK_HSI0_ALT … #define CLK_GOUT_HSI0_DP_LINK_I_DP_GTC_CLK … #define CLK_GOUT_HSI0_DP_LINK_I_PCLK … #define CLK_GOUT_HSI0_D_TZPC_HSI0_PCLK … #define CLK_GOUT_HSI0_ETR_MIU_I_ACLK … #define CLK_GOUT_HSI0_ETR_MIU_I_PCLK … #define CLK_GOUT_HSI0_GPC_HSI0_PCLK … #define CLK_GOUT_HSI0_LHM_AXI_G_ETR_HSI0_I_CLK … #define CLK_GOUT_HSI0_LHM_AXI_P_AOCHSI0_I_CLK … #define CLK_GOUT_HSI0_LHM_AXI_P_HSI0_I_CLK … #define CLK_GOUT_HSI0_LHS_ACEL_D_HSI0_I_CLK … #define CLK_GOUT_HSI0_LHS_AXI_D_HSI0AOC_I_CLK … #define CLK_GOUT_HSI0_PPMU_HSI0_AOC_ACLK … #define CLK_GOUT_HSI0_PPMU_HSI0_AOC_PCLK … #define CLK_GOUT_HSI0_PPMU_HSI0_BUS0_ACLK … #define CLK_GOUT_HSI0_PPMU_HSI0_BUS0_PCLK … #define CLK_GOUT_HSI0_CLK_HSI0_BUS_CLK … #define CLK_GOUT_HSI0_SSMT_USB_ACLK … #define CLK_GOUT_HSI0_SSMT_USB_PCLK … #define CLK_GOUT_HSI0_SYSMMU_USB_CLK_S2 … #define CLK_GOUT_HSI0_SYSREG_HSI0_PCLK … #define CLK_GOUT_HSI0_UASC_HSI0_CTRL_ACLK … #define CLK_GOUT_HSI0_UASC_HSI0_CTRL_PCLK … #define CLK_GOUT_HSI0_UASC_HSI0_LINK_ACLK … #define CLK_GOUT_HSI0_UASC_HSI0_LINK_PCLK … #define CLK_GOUT_HSI0_USB31DRD_ACLK_PHYCTRL … #define CLK_GOUT_HSI0_USB31DRD_BUS_CLK_EARLY … #define CLK_GOUT_HSI0_USB31DRD_I_USB20_PHY_REFCLK_26 … #define CLK_GOUT_HSI0_USB31DRD_I_USB31DRD_REF_CLK_40 … #define CLK_GOUT_HSI0_USB31DRD_I_USBDPPHY_REF_SOC_PLL … #define CLK_GOUT_HSI0_USB31DRD_I_USBDPPHY_SCL_APB_PCLK … #define CLK_GOUT_HSI0_USB31DRD_I_USBPCS_APB_CLK … #define CLK_GOUT_HSI0_USB31DRD_USBDPPHY_I_ACLK … #define CLK_GOUT_HSI0_USB31DRD_USBDPPHY_UDBG_I_APB_PCLK … #define CLK_GOUT_HSI0_XIU_D0_HSI0_ACLK … #define CLK_GOUT_HSI0_XIU_D1_HSI0_ACLK … #define CLK_GOUT_HSI0_XIU_P_HSI0_ACLK … /* CMU_HSI2 */ #define CLK_MOUT_HSI2_BUS_USER … #define CLK_MOUT_HSI2_MMC_CARD_USER … #define CLK_MOUT_HSI2_PCIE_USER … #define CLK_MOUT_HSI2_UFS_EMBD_USER … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_PHY_REFCLK_IN … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_PHY_REFCLK_IN … #define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4A_1_ACLK … #define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4A_1_PCLK … #define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4B_1_ACLK … #define CLK_GOUT_HSI2_SSMT_PCIE_IA_GEN4B_1_PCLK … #define CLK_GOUT_HSI2_D_TZPC_HSI2_PCLK … #define CLK_GOUT_HSI2_GPC_HSI2_PCLK … #define CLK_GOUT_HSI2_GPIO_HSI2_PCLK … #define CLK_GOUT_HSI2_HSI2_CMU_HSI2_PCLK … #define CLK_GOUT_HSI2_LHM_AXI_P_HSI2_I_CLK … #define CLK_GOUT_HSI2_LHS_ACEL_D_HSI2_I_CLK … #define CLK_GOUT_HSI2_MMC_CARD_I_ACLK … #define CLK_GOUT_HSI2_MMC_CARD_SDCLKIN … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_DBI_ACLK_UG … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_MSTR_ACLK_UG … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_SLV_ACLK_UG … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_003_I_DRIVER_APB_CLK … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_DBI_ACLK_UG … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_MSTR_ACLK_UG … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_SLV_ACLK_UG … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCIE_004_I_DRIVER_APB_CLK … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCS_PMA_PHY_UDBG_I_APB_PCLK … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCS_PMA_PIPE_PAL_PCIE_I_APB_PCLK … #define CLK_GOUT_HSI2_PCIE_GEN4_1_PCS_PMA_PCIEPHY210X2_QCH_I_APB_PCLK … #define CLK_GOUT_HSI2_PCIE_IA_GEN4A_1_I_CLK … #define CLK_GOUT_HSI2_PCIE_IA_GEN4B_1_I_CLK … #define CLK_GOUT_HSI2_PPMU_HSI2_ACLK … #define CLK_GOUT_HSI2_PPMU_HSI2_PCLK … #define CLK_GOUT_HSI2_QE_MMC_CARD_HSI2_ACLK … #define CLK_GOUT_HSI2_QE_MMC_CARD_HSI2_PCLK … #define CLK_GOUT_HSI2_QE_PCIE_GEN4A_HSI2_ACLK … #define CLK_GOUT_HSI2_QE_PCIE_GEN4A_HSI2_PCLK … #define CLK_GOUT_HSI2_QE_PCIE_GEN4B_HSI2_ACLK … #define CLK_GOUT_HSI2_QE_PCIE_GEN4B_HSI2_PCLK … #define CLK_GOUT_HSI2_QE_UFS_EMBD_HSI2_ACLK … #define CLK_GOUT_HSI2_QE_UFS_EMBD_HSI2_PCLK … #define CLK_GOUT_HSI2_CLK_HSI2_BUS_CLK … #define CLK_GOUT_HSI2_CLK_HSI2_OSCCLK_CLK … #define CLK_GOUT_HSI2_SSMT_HSI2_ACLK … #define CLK_GOUT_HSI2_SSMT_HSI2_PCLK … #define CLK_GOUT_HSI2_SYSMMU_HSI2_CLK_S2 … #define CLK_GOUT_HSI2_SYSREG_HSI2_PCLK … #define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_DBI_1_ACLK … #define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_DBI_1_PCLK … #define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_SLV_1_ACLK … #define CLK_GOUT_HSI2_UASC_PCIE_GEN4A_SLV_1_PCLK … #define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_DBI_1_ACLK … #define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_DBI_1_PCLK … #define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_SLV_1_ACLK … #define CLK_GOUT_HSI2_UASC_PCIE_GEN4B_SLV_1_PCLK … #define CLK_GOUT_HSI2_UFS_EMBD_I_ACLK … #define CLK_GOUT_HSI2_UFS_EMBD_I_CLK_UNIPRO … #define CLK_GOUT_HSI2_UFS_EMBD_I_FMP_CLK … #define CLK_GOUT_HSI2_XIU_D_HSI2_ACLK … #define CLK_GOUT_HSI2_XIU_P_HSI2_ACLK … /* CMU_MISC */ #define CLK_MOUT_MISC_BUS_USER … #define CLK_MOUT_MISC_SSS_USER … #define CLK_MOUT_MISC_GIC … #define CLK_DOUT_MISC_BUSP … #define CLK_DOUT_MISC_GIC … #define CLK_GOUT_MISC_MISC_CMU_MISC_PCLK … #define CLK_GOUT_MISC_OTP_CON_BIRA_I_OSCCLK … #define CLK_GOUT_MISC_OTP_CON_BISR_I_OSCCLK … #define CLK_GOUT_MISC_OTP_CON_TOP_I_OSCCLK … #define CLK_GOUT_MISC_CLK_MISC_OSCCLK_CLK … #define CLK_GOUT_MISC_ADM_AHB_SSS_HCLKM … #define CLK_GOUT_MISC_AD_APB_DIT_PCLKM … #define CLK_GOUT_MISC_AD_APB_PUF_PCLKM … #define CLK_GOUT_MISC_DIT_ICLKL2A … #define CLK_GOUT_MISC_D_TZPC_MISC_PCLK … #define CLK_GOUT_MISC_GIC_GICCLK … #define CLK_GOUT_MISC_GPC_MISC_PCLK … #define CLK_GOUT_MISC_LHM_AST_ICC_CPUGIC_I_CLK … #define CLK_GOUT_MISC_LHM_AXI_D_SSS_I_CLK … #define CLK_GOUT_MISC_LHM_AXI_P_GIC_I_CLK … #define CLK_GOUT_MISC_LHM_AXI_P_MISC_I_CLK … #define CLK_GOUT_MISC_LHS_ACEL_D_MISC_I_CLK … #define CLK_GOUT_MISC_LHS_AST_IRI_GICCPU_I_CLK … #define CLK_GOUT_MISC_LHS_AXI_D_SSS_I_CLK … #define CLK_GOUT_MISC_MCT_PCLK … #define CLK_GOUT_MISC_OTP_CON_BIRA_PCLK … #define CLK_GOUT_MISC_OTP_CON_BISR_PCLK … #define CLK_GOUT_MISC_OTP_CON_TOP_PCLK … #define CLK_GOUT_MISC_PDMA_ACLK … #define CLK_GOUT_MISC_PPMU_DMA_ACLK … #define CLK_GOUT_MISC_PPMU_MISC_ACLK … #define CLK_GOUT_MISC_PPMU_MISC_PCLK … #define CLK_GOUT_MISC_PUF_I_CLK … #define CLK_GOUT_MISC_QE_DIT_ACLK … #define CLK_GOUT_MISC_QE_DIT_PCLK … #define CLK_GOUT_MISC_QE_PDMA_ACLK … #define CLK_GOUT_MISC_QE_PDMA_PCLK … #define CLK_GOUT_MISC_QE_PPMU_DMA_ACLK … #define CLK_GOUT_MISC_QE_PPMU_DMA_PCLK … #define CLK_GOUT_MISC_QE_RTIC_ACLK … #define CLK_GOUT_MISC_QE_RTIC_PCLK … #define CLK_GOUT_MISC_QE_SPDMA_ACLK … #define CLK_GOUT_MISC_QE_SPDMA_PCLK … #define CLK_GOUT_MISC_QE_SSS_ACLK … #define CLK_GOUT_MISC_QE_SSS_PCLK … #define CLK_GOUT_MISC_CLK_MISC_BUSD_CLK … #define CLK_GOUT_MISC_CLK_MISC_BUSP_CLK … #define CLK_GOUT_MISC_CLK_MISC_GIC_CLK … #define CLK_GOUT_MISC_CLK_MISC_SSS_CLK … #define CLK_GOUT_MISC_RTIC_I_ACLK … #define CLK_GOUT_MISC_RTIC_I_PCLK … #define CLK_GOUT_MISC_SPDMA_ACLK … #define CLK_GOUT_MISC_SSMT_DIT_ACLK … #define CLK_GOUT_MISC_SSMT_DIT_PCLK … #define CLK_GOUT_MISC_SSMT_PDMA_ACLK … #define CLK_GOUT_MISC_SSMT_PDMA_PCLK … #define CLK_GOUT_MISC_SSMT_PPMU_DMA_ACLK … #define CLK_GOUT_MISC_SSMT_PPMU_DMA_PCLK … #define CLK_GOUT_MISC_SSMT_RTIC_ACLK … #define CLK_GOUT_MISC_SSMT_RTIC_PCLK … #define CLK_GOUT_MISC_SSMT_SPDMA_ACLK … #define CLK_GOUT_MISC_SSMT_SPDMA_PCLK … #define CLK_GOUT_MISC_SSMT_SSS_ACLK … #define CLK_GOUT_MISC_SSMT_SSS_PCLK … #define CLK_GOUT_MISC_SSS_I_ACLK … #define CLK_GOUT_MISC_SSS_I_PCLK … #define CLK_GOUT_MISC_SYSMMU_MISC_CLK_S2 … #define CLK_GOUT_MISC_SYSMMU_SSS_CLK_S1 … #define CLK_GOUT_MISC_SYSREG_MISC_PCLK … #define CLK_GOUT_MISC_TMU_SUB_PCLK … #define CLK_GOUT_MISC_TMU_TOP_PCLK … #define CLK_GOUT_MISC_WDT_CLUSTER0_PCLK … #define CLK_GOUT_MISC_WDT_CLUSTER1_PCLK … #define CLK_GOUT_MISC_XIU_D_MISC_ACLK … /* CMU_PERIC0 */ #define CLK_MOUT_PERIC0_BUS_USER … #define CLK_MOUT_PERIC0_I3C_USER … #define CLK_MOUT_PERIC0_USI0_UART_USER … #define CLK_MOUT_PERIC0_USI14_USI_USER … #define CLK_MOUT_PERIC0_USI1_USI_USER … #define CLK_MOUT_PERIC0_USI2_USI_USER … #define CLK_MOUT_PERIC0_USI3_USI_USER … #define CLK_MOUT_PERIC0_USI4_USI_USER … #define CLK_MOUT_PERIC0_USI5_USI_USER … #define CLK_MOUT_PERIC0_USI6_USI_USER … #define CLK_MOUT_PERIC0_USI7_USI_USER … #define CLK_MOUT_PERIC0_USI8_USI_USER … #define CLK_DOUT_PERIC0_I3C … #define CLK_DOUT_PERIC0_USI0_UART … #define CLK_DOUT_PERIC0_USI14_USI … #define CLK_DOUT_PERIC0_USI1_USI … #define CLK_DOUT_PERIC0_USI2_USI … #define CLK_DOUT_PERIC0_USI3_USI … #define CLK_DOUT_PERIC0_USI4_USI … #define CLK_DOUT_PERIC0_USI5_USI … #define CLK_DOUT_PERIC0_USI6_USI … #define CLK_DOUT_PERIC0_USI7_USI … #define CLK_DOUT_PERIC0_USI8_USI … #define CLK_GOUT_PERIC0_IP … #define CLK_GOUT_PERIC0_PERIC0_CMU_PERIC0_PCLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_OSCCLK_CLK … #define CLK_GOUT_PERIC0_D_TZPC_PERIC0_PCLK … #define CLK_GOUT_PERIC0_GPC_PERIC0_PCLK … #define CLK_GOUT_PERIC0_GPIO_PERIC0_PCLK … #define CLK_GOUT_PERIC0_LHM_AXI_P_PERIC0_I_CLK … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_0 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_1 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_10 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_11 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_12 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_13 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_14 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_15 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_2 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_3 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_4 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_5 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_6 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_7 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_8 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_IPCLK_9 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_0 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_1 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_10 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_11 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_12 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_13 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_14 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_15 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_2 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_3 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_4 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_5 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_6 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_7 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_8 … #define CLK_GOUT_PERIC0_PERIC0_TOP0_PCLK_9 … #define CLK_GOUT_PERIC0_PERIC0_TOP1_IPCLK_0 … #define CLK_GOUT_PERIC0_PERIC0_TOP1_IPCLK_2 … #define CLK_GOUT_PERIC0_PERIC0_TOP1_PCLK_0 … #define CLK_GOUT_PERIC0_PERIC0_TOP1_PCLK_2 … #define CLK_GOUT_PERIC0_CLK_PERIC0_BUSP_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_I3C_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_USI0_UART_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_USI14_USI_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_USI1_USI_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_USI2_USI_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_USI3_USI_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_USI4_USI_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_USI5_USI_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_USI6_USI_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_USI7_USI_CLK … #define CLK_GOUT_PERIC0_CLK_PERIC0_USI8_USI_CLK … #define CLK_GOUT_PERIC0_SYSREG_PERIC0_PCLK … /* CMU_PERIC1 */ #define CLK_MOUT_PERIC1_BUS_USER … #define CLK_MOUT_PERIC1_I3C_USER … #define CLK_MOUT_PERIC1_USI0_USI_USER … #define CLK_MOUT_PERIC1_USI10_USI_USER … #define CLK_MOUT_PERIC1_USI11_USI_USER … #define CLK_MOUT_PERIC1_USI12_USI_USER … #define CLK_MOUT_PERIC1_USI13_USI_USER … #define CLK_MOUT_PERIC1_USI9_USI_USER … #define CLK_DOUT_PERIC1_I3C … #define CLK_DOUT_PERIC1_USI0_USI … #define CLK_DOUT_PERIC1_USI10_USI … #define CLK_DOUT_PERIC1_USI11_USI … #define CLK_DOUT_PERIC1_USI12_USI … #define CLK_DOUT_PERIC1_USI13_USI … #define CLK_DOUT_PERIC1_USI9_USI … #define CLK_GOUT_PERIC1_IP … #define CLK_GOUT_PERIC1_PCLK … #define CLK_GOUT_PERIC1_CLK_PERIC1_I3C_CLK … #define CLK_GOUT_PERIC1_CLK_PERIC1_OSCCLK_CLK … #define CLK_GOUT_PERIC1_D_TZPC_PERIC1_PCLK … #define CLK_GOUT_PERIC1_GPC_PERIC1_PCLK … #define CLK_GOUT_PERIC1_GPIO_PERIC1_PCLK … #define CLK_GOUT_PERIC1_LHM_AXI_P_PERIC1_I_CLK … #define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_1 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_2 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_3 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_4 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_5 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_6 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_IPCLK_8 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_1 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_15 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_2 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_3 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_4 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_5 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_6 … #define CLK_GOUT_PERIC1_PERIC1_TOP0_PCLK_8 … #define CLK_GOUT_PERIC1_CLK_PERIC1_BUSP_CLK … #define CLK_GOUT_PERIC1_CLK_PERIC1_USI0_USI_CLK … #define CLK_GOUT_PERIC1_CLK_PERIC1_USI10_USI_CLK … #define CLK_GOUT_PERIC1_CLK_PERIC1_USI11_USI_CLK … #define CLK_GOUT_PERIC1_CLK_PERIC1_USI12_USI_CLK … #define CLK_GOUT_PERIC1_CLK_PERIC1_USI13_USI_CLK … #define CLK_GOUT_PERIC1_CLK_PERIC1_USI9_USI_CLK … #define CLK_GOUT_PERIC1_SYSREG_PERIC1_PCLK … #endif /* _DT_BINDINGS_CLOCK_GOOGLE_GS101_H */
Codebase Browser
linux