#ifndef __TEGRA210_AMX_H__
#define __TEGRA210_AMX_H__
#define TEGRA210_AMX_RX_STATUS …
#define TEGRA210_AMX_RX_INT_STATUS …
#define TEGRA210_AMX_RX_INT_MASK …
#define TEGRA210_AMX_RX_INT_SET …
#define TEGRA210_AMX_RX_INT_CLEAR …
#define TEGRA210_AMX_RX1_CIF_CTRL …
#define TEGRA210_AMX_RX2_CIF_CTRL …
#define TEGRA210_AMX_RX3_CIF_CTRL …
#define TEGRA210_AMX_RX4_CIF_CTRL …
#define TEGRA210_AMX_TX_STATUS …
#define TEGRA210_AMX_TX_INT_STATUS …
#define TEGRA210_AMX_TX_INT_MASK …
#define TEGRA210_AMX_TX_INT_SET …
#define TEGRA210_AMX_TX_INT_CLEAR …
#define TEGRA210_AMX_TX_CIF_CTRL …
#define TEGRA210_AMX_ENABLE …
#define TEGRA210_AMX_SOFT_RESET …
#define TEGRA210_AMX_CG …
#define TEGRA210_AMX_STATUS …
#define TEGRA210_AMX_INT_STATUS …
#define TEGRA210_AMX_CTRL …
#define TEGRA210_AMX_OUT_BYTE_EN0 …
#define TEGRA210_AMX_OUT_BYTE_EN1 …
#define TEGRA210_AMX_CYA …
#define TEGRA210_AMX_CFG_RAM_CTRL …
#define TEGRA210_AMX_CFG_RAM_DATA …
#define TEGRA194_AMX_RX1_FRAME_PERIOD …
#define TEGRA194_AMX_RX4_FRAME_PERIOD …
#define TEGRA194_AMX_RX4_LAST_FRAME_PERIOD …
#define TEGRA210_AMX_ENABLE_SHIFT …
#define TEGRA210_AMX_CTRL_MSTR_RX_NUM_SHIFT …
#define TEGRA210_AMX_CTRL_MSTR_RX_NUM_MASK …
#define TEGRA210_AMX_CTRL_RX_DEP_SHIFT …
#define TEGRA210_AMX_CTRL_RX_DEP_MASK …
#define TEGRA210_AMX_CFG_RAM_CTRL_RW_SHIFT …
#define TEGRA210_AMX_CFG_RAM_CTRL_RW_WRITE …
#define TEGRA210_AMX_CFG_RAM_CTRL_ADDR_INIT_EN_SHIFT …
#define TEGRA210_AMX_CFG_RAM_CTRL_ADDR_INIT_EN …
#define TEGRA210_AMX_CFG_RAM_CTRL_SEQ_ACCESS_EN_SHIFT …
#define TEGRA210_AMX_CFG_RAM_CTRL_SEQ_ACCESS_EN …
#define TEGRA210_AMX_CFG_CTRL_RAM_ADDR_SHIFT …
#define TEGRA210_AMX_SOFT_RESET_SOFT_EN …
#define TEGRA210_AMX_SOFT_RESET_SOFT_RESET_MASK …
#define TEGRA210_AMX_AUDIOCIF_CH_STRIDE …
#define TEGRA210_AMX_RAM_DEPTH …
#define TEGRA210_AMX_MAP_STREAM_NUM_SHIFT …
#define TEGRA210_AMX_MAP_WORD_NUM_SHIFT …
#define TEGRA210_AMX_MAP_BYTE_NUM_SHIFT …
enum { … };
struct tegra210_amx_soc_data { … };
struct tegra210_amx { … };
#endif