/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (C) 2019, Intel Corporation */ #ifndef __AGILEX_CLOCK_H #define __AGILEX_CLOCK_H /* fixed rate clocks */ #define AGILEX_OSC1 … #define AGILEX_CB_INTOSC_HS_DIV2_CLK … #define AGILEX_CB_INTOSC_LS_CLK … #define AGILEX_L4_SYS_FREE_CLK … #define AGILEX_F2S_FREE_CLK … /* PLL clocks */ #define AGILEX_MAIN_PLL_CLK … #define AGILEX_MAIN_PLL_C0_CLK … #define AGILEX_MAIN_PLL_C1_CLK … #define AGILEX_MAIN_PLL_C2_CLK … #define AGILEX_MAIN_PLL_C3_CLK … #define AGILEX_PERIPH_PLL_CLK … #define AGILEX_PERIPH_PLL_C0_CLK … #define AGILEX_PERIPH_PLL_C1_CLK … #define AGILEX_PERIPH_PLL_C2_CLK … #define AGILEX_PERIPH_PLL_C3_CLK … #define AGILEX_MPU_FREE_CLK … #define AGILEX_MPU_CCU_CLK … #define AGILEX_BOOT_CLK … /* fixed factor clocks */ #define AGILEX_L3_MAIN_FREE_CLK … #define AGILEX_NOC_FREE_CLK … #define AGILEX_S2F_USR0_CLK … #define AGILEX_NOC_CLK … #define AGILEX_EMAC_A_FREE_CLK … #define AGILEX_EMAC_B_FREE_CLK … #define AGILEX_EMAC_PTP_FREE_CLK … #define AGILEX_GPIO_DB_FREE_CLK … #define AGILEX_SDMMC_FREE_CLK … #define AGILEX_S2F_USER0_FREE_CLK … #define AGILEX_S2F_USER1_FREE_CLK … #define AGILEX_PSI_REF_FREE_CLK … /* Gate clocks */ #define AGILEX_MPU_CLK … #define AGILEX_MPU_L2RAM_CLK … #define AGILEX_MPU_PERIPH_CLK … #define AGILEX_L4_MAIN_CLK … #define AGILEX_L4_MP_CLK … #define AGILEX_L4_SP_CLK … #define AGILEX_CS_AT_CLK … #define AGILEX_CS_TRACE_CLK … #define AGILEX_CS_PDBG_CLK … #define AGILEX_CS_TIMER_CLK … #define AGILEX_S2F_USER0_CLK … #define AGILEX_EMAC0_CLK … #define AGILEX_EMAC1_CLK … #define AGILEX_EMAC2_CLK … #define AGILEX_EMAC_PTP_CLK … #define AGILEX_GPIO_DB_CLK … #define AGILEX_NAND_CLK … #define AGILEX_PSI_REF_CLK … #define AGILEX_S2F_USER1_CLK … #define AGILEX_SDMMC_CLK … #define AGILEX_SPI_M_CLK … #define AGILEX_USB_CLK … #define AGILEX_NAND_X_CLK … #define AGILEX_NAND_ECC_CLK … #define AGILEX_NUM_CLKS … #endif /* __AGILEX_CLOCK_H */
Codebase Browser
linux