/* SPDX-License-Identifier: (GPL-2.0+ OR MIT) * * Copyright (c) 2018 Icenowy Zheng <[email protected]> * */ #ifndef _DT_BINDINGS_CLK_SUNIV_F1C100S_H_ #define _DT_BINDINGS_CLK_SUNIV_F1C100S_H_ #define CLK_CPU … #define CLK_BUS_DMA … #define CLK_BUS_MMC0 … #define CLK_BUS_MMC1 … #define CLK_BUS_DRAM … #define CLK_BUS_SPI0 … #define CLK_BUS_SPI1 … #define CLK_BUS_OTG … #define CLK_BUS_VE … #define CLK_BUS_LCD … #define CLK_BUS_DEINTERLACE … #define CLK_BUS_CSI … #define CLK_BUS_TVD … #define CLK_BUS_TVE … #define CLK_BUS_DE_BE … #define CLK_BUS_DE_FE … #define CLK_BUS_CODEC … #define CLK_BUS_SPDIF … #define CLK_BUS_IR … #define CLK_BUS_RSB … #define CLK_BUS_I2S0 … #define CLK_BUS_I2C0 … #define CLK_BUS_I2C1 … #define CLK_BUS_I2C2 … #define CLK_BUS_PIO … #define CLK_BUS_UART0 … #define CLK_BUS_UART1 … #define CLK_BUS_UART2 … #define CLK_MMC0 … #define CLK_MMC0_SAMPLE … #define CLK_MMC0_OUTPUT … #define CLK_MMC1 … #define CLK_MMC1_SAMPLE … #define CLK_MMC1_OUTPUT … #define CLK_I2S … #define CLK_SPDIF … #define CLK_USB_PHY0 … #define CLK_DRAM_VE … #define CLK_DRAM_CSI … #define CLK_DRAM_DEINTERLACE … #define CLK_DRAM_TVD … #define CLK_DRAM_DE_FE … #define CLK_DRAM_DE_BE … #define CLK_DE_BE … #define CLK_DE_FE … #define CLK_TCON … #define CLK_DEINTERLACE … #define CLK_TVE2_CLK … #define CLK_TVE1_CLK … #define CLK_TVD … #define CLK_CSI … #define CLK_VE … #define CLK_CODEC … #define CLK_AVS … #define CLK_IR … #endif
Codebase Browser
linux