/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (C) Sunplus Technology Co., Ltd. * All rights reserved. */ #ifndef _DT_BINDINGS_CLOCK_SUNPLUS_SP7021_H #define _DT_BINDINGS_CLOCK_SUNPLUS_SP7021_H /* gates */ #define CLK_RTC … #define CLK_OTPRX … #define CLK_NOC … #define CLK_BR … #define CLK_SPIFL … #define CLK_PERI0 … #define CLK_PERI1 … #define CLK_STC0 … #define CLK_STC_AV0 … #define CLK_STC_AV1 … #define CLK_STC_AV2 … #define CLK_UA0 … #define CLK_UA1 … #define CLK_UA2 … #define CLK_UA3 … #define CLK_UA4 … #define CLK_HWUA … #define CLK_DDC0 … #define CLK_UADMA … #define CLK_CBDMA0 … #define CLK_CBDMA1 … #define CLK_SPI_COMBO_0 … #define CLK_SPI_COMBO_1 … #define CLK_SPI_COMBO_2 … #define CLK_SPI_COMBO_3 … #define CLK_AUD … #define CLK_USBC0 … #define CLK_USBC1 … #define CLK_UPHY0 … #define CLK_UPHY1 … #define CLK_I2CM0 … #define CLK_I2CM1 … #define CLK_I2CM2 … #define CLK_I2CM3 … #define CLK_PMC … #define CLK_CARD_CTL0 … #define CLK_CARD_CTL1 … #define CLK_CARD_CTL4 … #define CLK_BCH … #define CLK_DDFCH … #define CLK_CSIIW0 … #define CLK_CSIIW1 … #define CLK_MIPICSI0 … #define CLK_MIPICSI1 … #define CLK_HDMI_TX … #define CLK_VPOST … #define CLK_TGEN … #define CLK_DMIX … #define CLK_TCON … #define CLK_GPIO … #define CLK_MAILBOX … #define CLK_SPIND … #define CLK_I2C2CBUS … #define CLK_SEC … #define CLK_DVE … #define CLK_GPOST0 … #define CLK_OSD0 … #define CLK_DISP_PWM … #define CLK_UADBG … #define CLK_FIO_CTL … #define CLK_FPGA … #define CLK_L2SW … #define CLK_ICM … #define CLK_AXI_GLOBAL … /* plls */ #define PLL_A … #define PLL_E … #define PLL_E_2P5 … #define PLL_E_25 … #define PLL_E_112P5 … #define PLL_F … #define PLL_TV … #define PLL_TV_A … #define PLL_SYS … #define CLK_MAX … #endif
Codebase Browser
linux