/* SPDX-License-Identifier: GPL-2.0-or-later */ /* Copyright 2020 NXP. */ #ifndef __LINUX_REG_PCA9450_H__ #define __LINUX_REG_PCA9450_H__ #include <linux/regmap.h> enum pca9450_chip_type { … }; enum { … }; enum { … }; #define PCA9450_BUCK1_VOLTAGE_NUM … #define PCA9450_BUCK2_VOLTAGE_NUM … #define PCA9450_BUCK3_VOLTAGE_NUM … #define PCA9450_BUCK4_VOLTAGE_NUM … #define PCA9450_BUCK5_VOLTAGE_NUM … #define PCA9450_BUCK6_VOLTAGE_NUM … #define PCA9450_LDO1_VOLTAGE_NUM … #define PCA9450_LDO2_VOLTAGE_NUM … #define PCA9450_LDO3_VOLTAGE_NUM … #define PCA9450_LDO4_VOLTAGE_NUM … #define PCA9450_LDO5_VOLTAGE_NUM … enum { … }; /* PCA9450 BUCK ENMODE bits */ #define BUCK_ENMODE_OFF … #define BUCK_ENMODE_ONREQ … #define BUCK_ENMODE_ONREQ_STBYREQ … #define BUCK_ENMODE_ON … /* PCA9450_REG_BUCK1_CTRL bits */ #define BUCK1_RAMP_MASK … #define BUCK1_RAMP_25MV … #define BUCK1_RAMP_12P5MV … #define BUCK1_RAMP_6P25MV … #define BUCK1_RAMP_3P125MV … #define BUCK1_DVS_CTRL … #define BUCK1_AD … #define BUCK1_FPWM … #define BUCK1_ENMODE_MASK … /* PCA9450_REG_BUCK2_CTRL bits */ #define BUCK2_RAMP_MASK … #define BUCK2_RAMP_25MV … #define BUCK2_RAMP_12P5MV … #define BUCK2_RAMP_6P25MV … #define BUCK2_RAMP_3P125MV … #define BUCK2_DVS_CTRL … #define BUCK2_AD … #define BUCK2_FPWM … #define BUCK2_ENMODE_MASK … /* PCA9450_REG_BUCK3_CTRL bits */ #define BUCK3_RAMP_MASK … #define BUCK3_RAMP_25MV … #define BUCK3_RAMP_12P5MV … #define BUCK3_RAMP_6P25MV … #define BUCK3_RAMP_3P125MV … #define BUCK3_DVS_CTRL … #define BUCK3_AD … #define BUCK3_FPWM … #define BUCK3_ENMODE_MASK … /* PCA9450_REG_BUCK4_CTRL bits */ #define BUCK4_AD … #define BUCK4_FPWM … #define BUCK4_ENMODE_MASK … /* PCA9450_REG_BUCK5_CTRL bits */ #define BUCK5_AD … #define BUCK5_FPWM … #define BUCK5_ENMODE_MASK … /* PCA9450_REG_BUCK6_CTRL bits */ #define BUCK6_AD … #define BUCK6_FPWM … #define BUCK6_ENMODE_MASK … /* PCA9450_REG_BUCK123_PRESET_EN bit */ #define BUCK123_PRESET_EN … /* PCA9450_BUCK1OUT_DVS0 bits */ #define BUCK1OUT_DVS0_MASK … #define BUCK1OUT_DVS0_DEFAULT … /* PCA9450_BUCK1OUT_DVS1 bits */ #define BUCK1OUT_DVS1_MASK … #define BUCK1OUT_DVS1_DEFAULT … /* PCA9450_BUCK2OUT_DVS0 bits */ #define BUCK2OUT_DVS0_MASK … #define BUCK2OUT_DVS0_DEFAULT … /* PCA9450_BUCK2OUT_DVS1 bits */ #define BUCK2OUT_DVS1_MASK … #define BUCK2OUT_DVS1_DEFAULT … /* PCA9450_BUCK3OUT_DVS0 bits */ #define BUCK3OUT_DVS0_MASK … #define BUCK3OUT_DVS0_DEFAULT … /* PCA9450_BUCK3OUT_DVS1 bits */ #define BUCK3OUT_DVS1_MASK … #define BUCK3OUT_DVS1_DEFAULT … /* PCA9450_REG_BUCK4OUT bits */ #define BUCK4OUT_MASK … #define BUCK4OUT_DEFAULT … /* PCA9450_REG_BUCK5OUT bits */ #define BUCK5OUT_MASK … #define BUCK5OUT_DEFAULT … /* PCA9450_REG_BUCK6OUT bits */ #define BUCK6OUT_MASK … #define BUCK6OUT_DEFAULT … /* PCA9450_REG_LDO1_VOLT bits */ #define LDO1_EN_MASK … #define LDO1OUT_MASK … /* PCA9450_REG_LDO2_VOLT bits */ #define LDO2_EN_MASK … #define LDO2OUT_MASK … /* PCA9450_REG_LDO3_VOLT bits */ #define LDO3_EN_MASK … #define LDO3OUT_MASK … /* PCA9450_REG_LDO4_VOLT bits */ #define LDO4_EN_MASK … #define LDO4OUT_MASK … /* PCA9450_REG_LDO5_VOLT bits */ #define LDO5L_EN_MASK … #define LDO5LOUT_MASK … #define LDO5H_EN_MASK … #define LDO5HOUT_MASK … /* PCA9450_REG_IRQ bits */ #define IRQ_PWRON … #define IRQ_WDOGB … #define IRQ_RSVD … #define IRQ_VR_FLT1 … #define IRQ_VR_FLT2 … #define IRQ_LOWVSYS … #define IRQ_THERM_105 … #define IRQ_THERM_125 … /* PCA9450_REG_RESET_CTRL bits */ #define WDOG_B_CFG_MASK … #define WDOG_B_CFG_NONE … #define WDOG_B_CFG_WARM … #define WDOG_B_CFG_COLD_LDO12 … #define WDOG_B_CFG_COLD … /* PCA9450_REG_CONFIG2 bits */ #define I2C_LT_MASK … #define I2C_LT_FORCE_DISABLE … #define I2C_LT_ON_STANDBY_RUN … #define I2C_LT_ON_RUN … #define I2C_LT_FORCE_ENABLE … #endif /* __LINUX_REG_PCA9450_H__ */
Codebase Browser
linux