/* SPDX-License-Identifier: GPL-2.0 */ /* * Copyright (C) 2018 Zodiac Inflight Innovations * * Author: Andrey Smirnov <[email protected]> */ #ifndef DT_BINDING_RESET_IMX8MQ_H #define DT_BINDING_RESET_IMX8MQ_H #define IMX8MQ_RESET_A53_CORE_POR_RESET0 … #define IMX8MQ_RESET_A53_CORE_POR_RESET1 … #define IMX8MQ_RESET_A53_CORE_POR_RESET2 … #define IMX8MQ_RESET_A53_CORE_POR_RESET3 … #define IMX8MQ_RESET_A53_CORE_RESET0 … #define IMX8MQ_RESET_A53_CORE_RESET1 … #define IMX8MQ_RESET_A53_CORE_RESET2 … #define IMX8MQ_RESET_A53_CORE_RESET3 … #define IMX8MQ_RESET_A53_DBG_RESET0 … #define IMX8MQ_RESET_A53_DBG_RESET1 … #define IMX8MQ_RESET_A53_DBG_RESET2 … #define IMX8MQ_RESET_A53_DBG_RESET3 … #define IMX8MQ_RESET_A53_ETM_RESET0 … #define IMX8MQ_RESET_A53_ETM_RESET1 … #define IMX8MQ_RESET_A53_ETM_RESET2 … #define IMX8MQ_RESET_A53_ETM_RESET3 … #define IMX8MQ_RESET_A53_SOC_DBG_RESET … #define IMX8MQ_RESET_A53_L2RESET … #define IMX8MQ_RESET_SW_NON_SCLR_M4C_RST … #define IMX8MQ_RESET_OTG1_PHY_RESET … #define IMX8MQ_RESET_OTG2_PHY_RESET … #define IMX8MQ_RESET_MIPI_DSI_RESET_BYTE_N … #define IMX8MQ_RESET_MIPI_DSI_RESET_N … #define IMX8MQ_RESET_MIPI_DSI_DPI_RESET_N … #define IMX8MQ_RESET_MIPI_DSI_ESC_RESET_N … #define IMX8MQ_RESET_MIPI_DSI_PCLK_RESET_N … #define IMX8MQ_RESET_PCIEPHY … #define IMX8MQ_RESET_PCIEPHY_PERST … #define IMX8MQ_RESET_PCIE_CTRL_APPS_EN … #define IMX8MQ_RESET_PCIE_CTRL_APPS_TURNOFF … #define IMX8MQ_RESET_HDMI_PHY_APB_RESET … #define IMX8MQ_RESET_DISP_RESET … #define IMX8MQ_RESET_GPU_RESET … #define IMX8MQ_RESET_VPU_RESET … #define IMX8MQ_RESET_PCIEPHY2 … #define IMX8MQ_RESET_PCIEPHY2_PERST … #define IMX8MQ_RESET_PCIE2_CTRL_APPS_EN … #define IMX8MQ_RESET_PCIE2_CTRL_APPS_TURNOFF … #define IMX8MQ_RESET_MIPI_CSI1_CORE_RESET … #define IMX8MQ_RESET_MIPI_CSI1_PHY_REF_RESET … #define IMX8MQ_RESET_MIPI_CSI1_ESC_RESET … #define IMX8MQ_RESET_MIPI_CSI2_CORE_RESET … #define IMX8MQ_RESET_MIPI_CSI2_PHY_REF_RESET … #define IMX8MQ_RESET_MIPI_CSI2_ESC_RESET … #define IMX8MQ_RESET_DDRC1_PRST … #define IMX8MQ_RESET_DDRC1_CORE_RESET … #define IMX8MQ_RESET_DDRC1_PHY_RESET … #define IMX8MQ_RESET_DDRC2_PRST … #define IMX8MQ_RESET_DDRC2_CORE_RESET … #define IMX8MQ_RESET_DDRC2_PHY_RESET … #define IMX8MQ_RESET_SW_M4C_RST … #define IMX8MQ_RESET_SW_M4P_RST … #define IMX8MQ_RESET_M4_ENABLE … #define IMX8MQ_RESET_NUM … #endif
Codebase Browser
linux