/* SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) */ /* * Copyright (C) 2023 Nuvoton Technologies. * Author: Chi-Fen Li <[email protected]> * * Device Tree binding constants for MA35D1 reset controller. */ #ifndef __DT_BINDINGS_RESET_MA35D1_H #define __DT_BINDINGS_RESET_MA35D1_H #define MA35D1_RESET_CHIP … #define MA35D1_RESET_CA35CR0 … #define MA35D1_RESET_CA35CR1 … #define MA35D1_RESET_CM4 … #define MA35D1_RESET_PDMA0 … #define MA35D1_RESET_PDMA1 … #define MA35D1_RESET_PDMA2 … #define MA35D1_RESET_PDMA3 … #define MA35D1_RESET_DISP … #define MA35D1_RESET_VCAP0 … #define MA35D1_RESET_VCAP1 … #define MA35D1_RESET_GFX … #define MA35D1_RESET_VDEC … #define MA35D1_RESET_WHC0 … #define MA35D1_RESET_WHC1 … #define MA35D1_RESET_GMAC0 … #define MA35D1_RESET_GMAC1 … #define MA35D1_RESET_HWSEM … #define MA35D1_RESET_EBI … #define MA35D1_RESET_HSUSBH0 … #define MA35D1_RESET_HSUSBH1 … #define MA35D1_RESET_HSUSBD … #define MA35D1_RESET_USBHL … #define MA35D1_RESET_SDH0 … #define MA35D1_RESET_SDH1 … #define MA35D1_RESET_NAND … #define MA35D1_RESET_GPIO … #define MA35D1_RESET_MCTLP … #define MA35D1_RESET_MCTLC … #define MA35D1_RESET_DDRPUB … #define MA35D1_RESET_TMR0 … #define MA35D1_RESET_TMR1 … #define MA35D1_RESET_TMR2 … #define MA35D1_RESET_TMR3 … #define MA35D1_RESET_I2C0 … #define MA35D1_RESET_I2C1 … #define MA35D1_RESET_I2C2 … #define MA35D1_RESET_I2C3 … #define MA35D1_RESET_QSPI0 … #define MA35D1_RESET_SPI0 … #define MA35D1_RESET_SPI1 … #define MA35D1_RESET_SPI2 … #define MA35D1_RESET_UART0 … #define MA35D1_RESET_UART1 … #define MA35D1_RESET_UART2 … #define MA35D1_RESET_UART3 … #define MA35D1_RESET_UART4 … #define MA35D1_RESET_UART5 … #define MA35D1_RESET_UART6 … #define MA35D1_RESET_UART7 … #define MA35D1_RESET_CANFD0 … #define MA35D1_RESET_CANFD1 … #define MA35D1_RESET_EADC0 … #define MA35D1_RESET_I2S0 … #define MA35D1_RESET_SC0 … #define MA35D1_RESET_SC1 … #define MA35D1_RESET_QSPI1 … #define MA35D1_RESET_SPI3 … #define MA35D1_RESET_EPWM0 … #define MA35D1_RESET_EPWM1 … #define MA35D1_RESET_QEI0 … #define MA35D1_RESET_QEI1 … #define MA35D1_RESET_ECAP0 … #define MA35D1_RESET_ECAP1 … #define MA35D1_RESET_CANFD2 … #define MA35D1_RESET_ADC0 … #define MA35D1_RESET_TMR4 … #define MA35D1_RESET_TMR5 … #define MA35D1_RESET_TMR6 … #define MA35D1_RESET_TMR7 … #define MA35D1_RESET_TMR8 … #define MA35D1_RESET_TMR9 … #define MA35D1_RESET_TMR10 … #define MA35D1_RESET_TMR11 … #define MA35D1_RESET_UART8 … #define MA35D1_RESET_UART9 … #define MA35D1_RESET_UART10 … #define MA35D1_RESET_UART11 … #define MA35D1_RESET_UART12 … #define MA35D1_RESET_UART13 … #define MA35D1_RESET_UART14 … #define MA35D1_RESET_UART15 … #define MA35D1_RESET_UART16 … #define MA35D1_RESET_I2S1 … #define MA35D1_RESET_I2C4 … #define MA35D1_RESET_I2C5 … #define MA35D1_RESET_EPWM2 … #define MA35D1_RESET_ECAP2 … #define MA35D1_RESET_QEI2 … #define MA35D1_RESET_CANFD3 … #define MA35D1_RESET_KPI … #define MA35D1_RESET_GIC … #define MA35D1_RESET_SSMCC … #define MA35D1_RESET_SSPCC … #define MA35D1_RESET_COUNT … #endif
Codebase Browser
linux