/* * Copyright 2023 Advanced Micro Devices, Inc. * * Permission is hereby granted, free of charge, to any person obtaining a * copy of this software and associated documentation files (the "Software"), * to deal in the Software without restriction, including without limitation * the rights to use, copy, modify, merge, publish, distribute, sublicense, * and/or sell copies of the Software, and to permit persons to whom the * Software is furnished to do so, subject to the following conditions: * * The above copyright notice and this permission notice shall be included in * all copies or substantial portions of the Software. * * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR * OTHER DEALINGS IN THE SOFTWARE. * */ #ifndef _lsdma_7_0_0_OFFSET_HEADER #define _lsdma_7_0_0_OFFSET_HEADER // addressBlock: lsdma0_lsdma0dec // base address: 0x45000 #define regLSDMA_UCODE_ADDR … #define regLSDMA_UCODE_ADDR_BASE_IDX … #define regLSDMA_UCODE_DATA … #define regLSDMA_UCODE_DATA_BASE_IDX … #define regLSDMA_ERROR_INJECT_CNTL … #define regLSDMA_ERROR_INJECT_CNTL_BASE_IDX … #define regLSDMA_ERROR_INJECT_SELECT … #define regLSDMA_ERROR_INJECT_SELECT_BASE_IDX … #define regLSDMA_CONTEXT_GROUP_BOUNDARY … #define regLSDMA_CONTEXT_GROUP_BOUNDARY_BASE_IDX … #define regLSDMA_RB_RPTR_FETCH_HI … #define regLSDMA_RB_RPTR_FETCH_HI_BASE_IDX … #define regLSDMA_SEM_WAIT_FAIL_TIMER_CNTL … #define regLSDMA_SEM_WAIT_FAIL_TIMER_CNTL_BASE_IDX … #define regLSDMA_RB_RPTR_FETCH … #define regLSDMA_RB_RPTR_FETCH_BASE_IDX … #define regLSDMA_IB_OFFSET_FETCH … #define regLSDMA_IB_OFFSET_FETCH_BASE_IDX … #define regLSDMA_PROGRAM … #define regLSDMA_PROGRAM_BASE_IDX … #define regLSDMA_STATUS_REG … #define regLSDMA_STATUS_REG_BASE_IDX … #define regLSDMA_STATUS1_REG … #define regLSDMA_STATUS1_REG_BASE_IDX … #define regLSDMA_RD_BURST_CNTL … #define regLSDMA_RD_BURST_CNTL_BASE_IDX … #define regLSDMA_HBM_PAGE_CONFIG … #define regLSDMA_HBM_PAGE_CONFIG_BASE_IDX … #define regLSDMA_UCODE_CHECKSUM … #define regLSDMA_UCODE_CHECKSUM_BASE_IDX … #define regLSDMA_FREEZE … #define regLSDMA_FREEZE_BASE_IDX … #define regLSDMA_DCC_CNTL … #define regLSDMA_DCC_CNTL_BASE_IDX … #define regLSDMA_POWER_GATING … #define regLSDMA_POWER_GATING_BASE_IDX … #define regLSDMA_PGFSM_CONFIG … #define regLSDMA_PGFSM_CONFIG_BASE_IDX … #define regLSDMA_PGFSM_WRITE … #define regLSDMA_PGFSM_WRITE_BASE_IDX … #define regLSDMA_PGFSM_READ … #define regLSDMA_PGFSM_READ_BASE_IDX … #define regLSDMA_BA_THRESHOLD … #define regLSDMA_BA_THRESHOLD_BASE_IDX … #define regLSDMA_ID … #define regLSDMA_ID_BASE_IDX … #define regLSDMA_VERSION … #define regLSDMA_VERSION_BASE_IDX … #define regLSDMA_EDC_COUNTER … #define regLSDMA_EDC_COUNTER_BASE_IDX … #define regLSDMA_EDC_COUNTER2 … #define regLSDMA_EDC_COUNTER2_BASE_IDX … #define regLSDMA_STATUS2_REG … #define regLSDMA_STATUS2_REG_BASE_IDX … #define regLSDMA_ATOMIC_CNTL … #define regLSDMA_ATOMIC_CNTL_BASE_IDX … #define regLSDMA_ATOMIC_PREOP_LO … #define regLSDMA_ATOMIC_PREOP_LO_BASE_IDX … #define regLSDMA_ATOMIC_PREOP_HI … #define regLSDMA_ATOMIC_PREOP_HI_BASE_IDX … #define regLSDMA_UTCL1_CNTL … #define regLSDMA_UTCL1_CNTL_BASE_IDX … #define regLSDMA_UTCL1_WATERMK … #define regLSDMA_UTCL1_WATERMK_BASE_IDX … #define regLSDMA_UTCL1_RD_STATUS … #define regLSDMA_UTCL1_RD_STATUS_BASE_IDX … #define regLSDMA_UTCL1_WR_STATUS … #define regLSDMA_UTCL1_WR_STATUS_BASE_IDX … #define regLSDMA_UTCL1_INV0 … #define regLSDMA_UTCL1_INV0_BASE_IDX … #define regLSDMA_UTCL1_INV1 … #define regLSDMA_UTCL1_INV1_BASE_IDX … #define regLSDMA_UTCL1_INV2 … #define regLSDMA_UTCL1_INV2_BASE_IDX … #define regLSDMA_UTCL1_RD_XNACK0 … #define regLSDMA_UTCL1_RD_XNACK0_BASE_IDX … #define regLSDMA_UTCL1_RD_XNACK1 … #define regLSDMA_UTCL1_RD_XNACK1_BASE_IDX … #define regLSDMA_UTCL1_WR_XNACK0 … #define regLSDMA_UTCL1_WR_XNACK0_BASE_IDX … #define regLSDMA_UTCL1_WR_XNACK1 … #define regLSDMA_UTCL1_WR_XNACK1_BASE_IDX … #define regLSDMA_UTCL1_TIMEOUT … #define regLSDMA_UTCL1_TIMEOUT_BASE_IDX … #define regLSDMA_UTCL1_PAGE … #define regLSDMA_UTCL1_PAGE_BASE_IDX … #define regLSDMA_RELAX_ORDERING_LUT … #define regLSDMA_RELAX_ORDERING_LUT_BASE_IDX … #define regLSDMA_CHICKEN_BITS_2 … #define regLSDMA_CHICKEN_BITS_2_BASE_IDX … #define regLSDMA_STATUS3_REG … #define regLSDMA_STATUS3_REG_BASE_IDX … #define regLSDMA_PHYSICAL_ADDR_LO … #define regLSDMA_PHYSICAL_ADDR_LO_BASE_IDX … #define regLSDMA_PHYSICAL_ADDR_HI … #define regLSDMA_PHYSICAL_ADDR_HI_BASE_IDX … #define regLSDMA_ECC_CNTL … #define regLSDMA_ECC_CNTL_BASE_IDX … #define regLSDMA_ERROR_LOG … #define regLSDMA_ERROR_LOG_BASE_IDX … #define regLSDMA_PUB_DUMMY0 … #define regLSDMA_PUB_DUMMY0_BASE_IDX … #define regLSDMA_PUB_DUMMY1 … #define regLSDMA_PUB_DUMMY1_BASE_IDX … #define regLSDMA_PUB_DUMMY2 … #define regLSDMA_PUB_DUMMY2_BASE_IDX … #define regLSDMA_PUB_DUMMY3 … #define regLSDMA_PUB_DUMMY3_BASE_IDX … #define regLSDMA_F32_COUNTER … #define regLSDMA_F32_COUNTER_BASE_IDX … #define regLSDMA_PERFCNT_PERFCOUNTER0_CFG … #define regLSDMA_PERFCNT_PERFCOUNTER0_CFG_BASE_IDX … #define regLSDMA_PERFCNT_PERFCOUNTER1_CFG … #define regLSDMA_PERFCNT_PERFCOUNTER1_CFG_BASE_IDX … #define regLSDMA_PERFCNT_PERFCOUNTER_RSLT_CNTL … #define regLSDMA_PERFCNT_PERFCOUNTER_RSLT_CNTL_BASE_IDX … #define regLSDMA_PERFCNT_MISC_CNTL … #define regLSDMA_PERFCNT_MISC_CNTL_BASE_IDX … #define regLSDMA_PERFCNT_PERFCOUNTER_LO … #define regLSDMA_PERFCNT_PERFCOUNTER_LO_BASE_IDX … #define regLSDMA_PERFCNT_PERFCOUNTER_HI … #define regLSDMA_PERFCNT_PERFCOUNTER_HI_BASE_IDX … #define regLSDMA_CRD_CNTL … #define regLSDMA_CRD_CNTL_BASE_IDX … #define regLSDMA_GPU_IOV_VIOLATION_LOG_BASE_IDX … #define regLSDMA_ULV_CNTL … #define regLSDMA_ULV_CNTL_BASE_IDX … #define regLSDMA_EA_DBIT_ADDR_DATA … #define regLSDMA_EA_DBIT_ADDR_DATA_BASE_IDX … #define regLSDMA_EA_DBIT_ADDR_INDEX … #define regLSDMA_EA_DBIT_ADDR_INDEX_BASE_IDX … #define regLSDMA_STATUS4_REG … #define regLSDMA_STATUS4_REG_BASE_IDX … #define regLSDMA_CE_CTRL … #define regLSDMA_CE_CTRL_BASE_IDX … #define regLSDMA_EXCEPTION_STATUS … #define regLSDMA_EXCEPTION_STATUS_BASE_IDX … #define regLSDMA_INT_CNTL … #define regLSDMA_INT_CNTL_BASE_IDX … #define regLSDMA_MEM_POWER_CTRL … #define regLSDMA_MEM_POWER_CTRL_BASE_IDX … #define regLSDMA_CLK_CTRL … #define regLSDMA_CLK_CTRL_BASE_IDX … #define regLSDMA_CNTL … #define regLSDMA_CNTL_BASE_IDX … #define regLSDMA_CHICKEN_BITS … #define regLSDMA_CHICKEN_BITS_BASE_IDX … #define regLSDMA_PIO_SRC_ADDR_LO … #define regLSDMA_PIO_SRC_ADDR_LO_BASE_IDX … #define regLSDMA_PIO_SRC_ADDR_HI … #define regLSDMA_PIO_SRC_ADDR_HI_BASE_IDX … #define regLSDMA_PIO_DST_ADDR_LO … #define regLSDMA_PIO_DST_ADDR_LO_BASE_IDX … #define regLSDMA_PIO_DST_ADDR_HI … #define regLSDMA_PIO_DST_ADDR_HI_BASE_IDX … #define regLSDMA_PIO_COMMAND … #define regLSDMA_PIO_COMMAND_BASE_IDX … #define regLSDMA_PIO_CONSTFILL_DATA … #define regLSDMA_PIO_CONSTFILL_DATA_BASE_IDX … #define regLSDMA_PIO_CONTROL … #define regLSDMA_PIO_CONTROL_BASE_IDX … #define regLSDMA_PIO_STATUS … #define regLSDMA_PIO_STATUS_BASE_IDX … #define regLSDMA_PF_PIO_STATUS … #define regLSDMA_PF_PIO_STATUS_BASE_IDX … #define regLSDMA_QUEUE0_RB_CNTL … #define regLSDMA_QUEUE0_RB_CNTL_BASE_IDX … #define regLSDMA_QUEUE0_RB_BASE … #define regLSDMA_QUEUE0_RB_BASE_BASE_IDX … #define regLSDMA_QUEUE0_RB_BASE_HI … #define regLSDMA_QUEUE0_RB_BASE_HI_BASE_IDX … #define regLSDMA_QUEUE0_RB_RPTR … #define regLSDMA_QUEUE0_RB_RPTR_BASE_IDX … #define regLSDMA_QUEUE0_RB_RPTR_HI … #define regLSDMA_QUEUE0_RB_RPTR_HI_BASE_IDX … #define regLSDMA_QUEUE0_RB_WPTR … #define regLSDMA_QUEUE0_RB_WPTR_BASE_IDX … #define regLSDMA_QUEUE0_RB_WPTR_HI … #define regLSDMA_QUEUE0_RB_WPTR_HI_BASE_IDX … #define regLSDMA_QUEUE0_RB_WPTR_POLL_CNTL … #define regLSDMA_QUEUE0_RB_WPTR_POLL_CNTL_BASE_IDX … #define regLSDMA_QUEUE0_RB_WPTR_POLL_ADDR_HI … #define regLSDMA_QUEUE0_RB_WPTR_POLL_ADDR_HI_BASE_IDX … #define regLSDMA_QUEUE0_RB_WPTR_POLL_ADDR_LO … #define regLSDMA_QUEUE0_RB_WPTR_POLL_ADDR_LO_BASE_IDX … #define regLSDMA_QUEUE0_RB_RPTR_ADDR_HI … #define regLSDMA_QUEUE0_RB_RPTR_ADDR_HI_BASE_IDX … #define regLSDMA_QUEUE0_RB_RPTR_ADDR_LO … #define regLSDMA_QUEUE0_RB_RPTR_ADDR_LO_BASE_IDX … #define regLSDMA_QUEUE0_IB_CNTL … #define regLSDMA_QUEUE0_IB_CNTL_BASE_IDX … #define regLSDMA_QUEUE0_IB_RPTR … #define regLSDMA_QUEUE0_IB_RPTR_BASE_IDX … #define regLSDMA_QUEUE0_IB_OFFSET … #define regLSDMA_QUEUE0_IB_OFFSET_BASE_IDX … #define regLSDMA_QUEUE0_IB_BASE_LO … #define regLSDMA_QUEUE0_IB_BASE_LO_BASE_IDX … #define regLSDMA_QUEUE0_IB_BASE_HI … #define regLSDMA_QUEUE0_IB_BASE_HI_BASE_IDX … #define regLSDMA_QUEUE0_IB_SIZE … #define regLSDMA_QUEUE0_IB_SIZE_BASE_IDX … #define regLSDMA_QUEUE0_SKIP_CNTL … #define regLSDMA_QUEUE0_SKIP_CNTL_BASE_IDX … #define regLSDMA_QUEUE0_CSA_ADDR_LO … #define regLSDMA_QUEUE0_CSA_ADDR_LO_BASE_IDX … #define regLSDMA_QUEUE0_CSA_ADDR_HI … #define regLSDMA_QUEUE0_CSA_ADDR_HI_BASE_IDX … #define regLSDMA_QUEUE0_RB_AQL_CNTL … #define regLSDMA_QUEUE0_RB_AQL_CNTL_BASE_IDX … #define regLSDMA_QUEUE0_MINOR_PTR_UPDATE … #define regLSDMA_QUEUE0_MINOR_PTR_UPDATE_BASE_IDX … #define regLSDMA_QUEUE0_CNTL … #define regLSDMA_QUEUE0_CNTL_BASE_IDX … #define regLSDMA_QUEUE0_RB_PREEMPT … #define regLSDMA_QUEUE0_RB_PREEMPT_BASE_IDX … #define regLSDMA_QUEUE0_IB_SUB_REMAIN … #define regLSDMA_QUEUE0_IB_SUB_REMAIN_BASE_IDX … #define regLSDMA_QUEUE0_PREEMPT … #define regLSDMA_QUEUE0_PREEMPT_BASE_IDX … #define regLSDMA_QUEUE0_CONTEXT_STATUS … #define regLSDMA_QUEUE0_CONTEXT_STATUS_BASE_IDX … #define regLSDMA_QUEUE0_STATUS … #define regLSDMA_QUEUE0_STATUS_BASE_IDX … #define regLSDMA_QUEUE0_DOORBELL … #define regLSDMA_QUEUE0_DOORBELL_BASE_IDX … #define regLSDMA_QUEUE0_DOORBELL_OFFSET … #define regLSDMA_QUEUE0_DOORBELL_OFFSET_BASE_IDX … #define regLSDMA_QUEUE0_DOORBELL_LOG … #define regLSDMA_QUEUE0_DOORBELL_LOG_BASE_IDX … #define regLSDMA_QUEUE0_WATERMARK … #define regLSDMA_QUEUE0_WATERMARK_BASE_IDX … #define regLSDMA_QUEUE0_DUMMY0 … #define regLSDMA_QUEUE0_DUMMY0_BASE_IDX … #define regLSDMA_QUEUE0_DUMMY1 … #define regLSDMA_QUEUE0_DUMMY1_BASE_IDX … #define regLSDMA_QUEUE0_DUMMY2 … #define regLSDMA_QUEUE0_DUMMY2_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA0 … #define regLSDMA_QUEUE0_MIDCMD_DATA0_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA1 … #define regLSDMA_QUEUE0_MIDCMD_DATA1_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA2 … #define regLSDMA_QUEUE0_MIDCMD_DATA2_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA3 … #define regLSDMA_QUEUE0_MIDCMD_DATA3_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA4 … #define regLSDMA_QUEUE0_MIDCMD_DATA4_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA5 … #define regLSDMA_QUEUE0_MIDCMD_DATA5_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA6 … #define regLSDMA_QUEUE0_MIDCMD_DATA6_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA7 … #define regLSDMA_QUEUE0_MIDCMD_DATA7_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA8 … #define regLSDMA_QUEUE0_MIDCMD_DATA8_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA9 … #define regLSDMA_QUEUE0_MIDCMD_DATA9_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_DATA10 … #define regLSDMA_QUEUE0_MIDCMD_DATA10_BASE_IDX … #define regLSDMA_QUEUE0_MIDCMD_CNTL … #define regLSDMA_QUEUE0_MIDCMD_CNTL_BASE_IDX … #define regLSDMA_QUEUE1_RB_CNTL … #define regLSDMA_QUEUE1_RB_CNTL_BASE_IDX … #define regLSDMA_QUEUE1_RB_BASE … #define regLSDMA_QUEUE1_RB_BASE_BASE_IDX … #define regLSDMA_QUEUE1_RB_BASE_HI … #define regLSDMA_QUEUE1_RB_BASE_HI_BASE_IDX … #define regLSDMA_QUEUE1_RB_RPTR … #define regLSDMA_QUEUE1_RB_RPTR_BASE_IDX … #define regLSDMA_QUEUE1_RB_RPTR_HI … #define regLSDMA_QUEUE1_RB_RPTR_HI_BASE_IDX … #define regLSDMA_QUEUE1_RB_WPTR … #define regLSDMA_QUEUE1_RB_WPTR_BASE_IDX … #define regLSDMA_QUEUE1_RB_WPTR_HI … #define regLSDMA_QUEUE1_RB_WPTR_HI_BASE_IDX … #define regLSDMA_QUEUE1_RB_WPTR_POLL_CNTL … #define regLSDMA_QUEUE1_RB_WPTR_POLL_CNTL_BASE_IDX … #define regLSDMA_QUEUE1_RB_WPTR_POLL_ADDR_HI … #define regLSDMA_QUEUE1_RB_WPTR_POLL_ADDR_HI_BASE_IDX … #define regLSDMA_QUEUE1_RB_WPTR_POLL_ADDR_LO … #define regLSDMA_QUEUE1_RB_WPTR_POLL_ADDR_LO_BASE_IDX … #define regLSDMA_QUEUE1_RB_RPTR_ADDR_HI … #define regLSDMA_QUEUE1_RB_RPTR_ADDR_HI_BASE_IDX … #define regLSDMA_QUEUE1_RB_RPTR_ADDR_LO … #define regLSDMA_QUEUE1_RB_RPTR_ADDR_LO_BASE_IDX … #define regLSDMA_QUEUE1_IB_CNTL … #define regLSDMA_QUEUE1_IB_CNTL_BASE_IDX … #define regLSDMA_QUEUE1_IB_RPTR … #define regLSDMA_QUEUE1_IB_RPTR_BASE_IDX … #define regLSDMA_QUEUE1_IB_OFFSET … #define regLSDMA_QUEUE1_IB_OFFSET_BASE_IDX … #define regLSDMA_QUEUE1_IB_BASE_LO … #define regLSDMA_QUEUE1_IB_BASE_LO_BASE_IDX … #define regLSDMA_QUEUE1_IB_BASE_HI … #define regLSDMA_QUEUE1_IB_BASE_HI_BASE_IDX … #define regLSDMA_QUEUE1_IB_SIZE … #define regLSDMA_QUEUE1_IB_SIZE_BASE_IDX … #define regLSDMA_QUEUE1_SKIP_CNTL … #define regLSDMA_QUEUE1_SKIP_CNTL_BASE_IDX … #define regLSDMA_QUEUE1_CSA_ADDR_LO … #define regLSDMA_QUEUE1_CSA_ADDR_LO_BASE_IDX … #define regLSDMA_QUEUE1_CSA_ADDR_HI … #define regLSDMA_QUEUE1_CSA_ADDR_HI_BASE_IDX … #define regLSDMA_QUEUE1_RB_AQL_CNTL … #define regLSDMA_QUEUE1_RB_AQL_CNTL_BASE_IDX … #define regLSDMA_QUEUE1_MINOR_PTR_UPDATE … #define regLSDMA_QUEUE1_MINOR_PTR_UPDATE_BASE_IDX … #define regLSDMA_QUEUE1_CNTL … #define regLSDMA_QUEUE1_CNTL_BASE_IDX … #define regLSDMA_QUEUE1_RB_PREEMPT … #define regLSDMA_QUEUE1_RB_PREEMPT_BASE_IDX … #define regLSDMA_QUEUE1_IB_SUB_REMAIN … #define regLSDMA_QUEUE1_IB_SUB_REMAIN_BASE_IDX … #define regLSDMA_QUEUE1_PREEMPT … #define regLSDMA_QUEUE1_PREEMPT_BASE_IDX … #define regLSDMA_QUEUE1_CONTEXT_STATUS … #define regLSDMA_QUEUE1_CONTEXT_STATUS_BASE_IDX … #define regLSDMA_QUEUE1_STATUS … #define regLSDMA_QUEUE1_STATUS_BASE_IDX … #define regLSDMA_QUEUE1_DOORBELL … #define regLSDMA_QUEUE1_DOORBELL_BASE_IDX … #define regLSDMA_QUEUE1_DOORBELL_OFFSET … #define regLSDMA_QUEUE1_DOORBELL_OFFSET_BASE_IDX … #define regLSDMA_QUEUE1_DOORBELL_LOG … #define regLSDMA_QUEUE1_DOORBELL_LOG_BASE_IDX … #define regLSDMA_QUEUE1_WATERMARK … #define regLSDMA_QUEUE1_WATERMARK_BASE_IDX … #define regLSDMA_QUEUE1_DUMMY0 … #define regLSDMA_QUEUE1_DUMMY0_BASE_IDX … #define regLSDMA_QUEUE1_DUMMY1 … #define regLSDMA_QUEUE1_DUMMY1_BASE_IDX … #define regLSDMA_QUEUE1_DUMMY2 … #define regLSDMA_QUEUE1_DUMMY2_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA0 … #define regLSDMA_QUEUE1_MIDCMD_DATA0_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA1 … #define regLSDMA_QUEUE1_MIDCMD_DATA1_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA2 … #define regLSDMA_QUEUE1_MIDCMD_DATA2_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA3 … #define regLSDMA_QUEUE1_MIDCMD_DATA3_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA4 … #define regLSDMA_QUEUE1_MIDCMD_DATA4_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA5 … #define regLSDMA_QUEUE1_MIDCMD_DATA5_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA6 … #define regLSDMA_QUEUE1_MIDCMD_DATA6_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA7 … #define regLSDMA_QUEUE1_MIDCMD_DATA7_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA8 … #define regLSDMA_QUEUE1_MIDCMD_DATA8_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA9 … #define regLSDMA_QUEUE1_MIDCMD_DATA9_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_DATA10 … #define regLSDMA_QUEUE1_MIDCMD_DATA10_BASE_IDX … #define regLSDMA_QUEUE1_MIDCMD_CNTL … #define regLSDMA_QUEUE1_MIDCMD_CNTL_BASE_IDX … #endif
Codebase Browser
linux