/* * Copyright 2009 Advanced Micro Devices, Inc. * Copyright 2009 Red Hat Inc. * * Permission is hereby granted, free of charge, to any person obtaining a * copy of this software and associated documentation files (the "Software"), * to deal in the Software without restriction, including without limitation * the rights to use, copy, modify, merge, publish, distribute, sublicense, * and/or sell copies of the Software, and to permit persons to whom the * Software is furnished to do so, subject to the following conditions: * * The above copyright notice and this permission notice shall be included in * all copies or substantial portions of the Software. * * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR * OTHER DEALINGS IN THE SOFTWARE. * * Authors: Dave Airlie * Alex Deucher * Jerome Glisse */ #ifndef R600D_H #define R600D_H #define CP_PACKET2 … #define PACKET2_PAD_SHIFT … #define PACKET2_PAD_MASK … #define PACKET2(v) … #define R6XX_MAX_SH_GPRS … #define R6XX_MAX_TEMP_GPRS … #define R6XX_MAX_SH_THREADS … #define R6XX_MAX_SH_STACK_ENTRIES … #define R6XX_MAX_BACKENDS … #define R6XX_MAX_BACKENDS_MASK … #define R6XX_MAX_SIMDS … #define R6XX_MAX_SIMDS_MASK … #define R6XX_MAX_PIPES … #define R6XX_MAX_PIPES_MASK … /* tiling bits */ #define ARRAY_LINEAR_GENERAL … #define ARRAY_LINEAR_ALIGNED … #define ARRAY_1D_TILED_THIN1 … #define ARRAY_2D_TILED_THIN1 … /* Registers */ #define ARB_POP … #define ENABLE_TC128 … #define ARB_GDEC_RD_CNTL … #define CC_GC_SHADER_PIPE_CONFIG … #define CC_RB_BACKEND_DISABLE … #define BACKEND_DISABLE(x) … #define R_028808_CB_COLOR_CONTROL … #define S_028808_SPECIAL_OP(x) … #define G_028808_SPECIAL_OP(x) … #define C_028808_SPECIAL_OP … #define V_028808_SPECIAL_NORMAL … #define V_028808_SPECIAL_DISABLE … #define V_028808_SPECIAL_RESOLVE_BOX … #define CB_COLOR0_BASE … #define CB_COLOR1_BASE … #define CB_COLOR2_BASE … #define CB_COLOR3_BASE … #define CB_COLOR4_BASE … #define CB_COLOR5_BASE … #define CB_COLOR6_BASE … #define CB_COLOR7_BASE … #define CB_COLOR7_FRAG … #define CB_COLOR0_SIZE … #define CB_COLOR0_VIEW … #define R_028080_CB_COLOR0_VIEW … #define S_028080_SLICE_START(x) … #define G_028080_SLICE_START(x) … #define C_028080_SLICE_START … #define S_028080_SLICE_MAX(x) … #define G_028080_SLICE_MAX(x) … #define C_028080_SLICE_MAX … #define R_028084_CB_COLOR1_VIEW … #define R_028088_CB_COLOR2_VIEW … #define R_02808C_CB_COLOR3_VIEW … #define R_028090_CB_COLOR4_VIEW … #define R_028094_CB_COLOR5_VIEW … #define R_028098_CB_COLOR6_VIEW … #define R_02809C_CB_COLOR7_VIEW … #define R_028100_CB_COLOR0_MASK … #define S_028100_CMASK_BLOCK_MAX(x) … #define G_028100_CMASK_BLOCK_MAX(x) … #define C_028100_CMASK_BLOCK_MAX … #define S_028100_FMASK_TILE_MAX(x) … #define G_028100_FMASK_TILE_MAX(x) … #define C_028100_FMASK_TILE_MAX … #define R_028104_CB_COLOR1_MASK … #define R_028108_CB_COLOR2_MASK … #define R_02810C_CB_COLOR3_MASK … #define R_028110_CB_COLOR4_MASK … #define R_028114_CB_COLOR5_MASK … #define R_028118_CB_COLOR6_MASK … #define R_02811C_CB_COLOR7_MASK … #define CB_COLOR0_INFO … #define CB_FORMAT(x) … #define CB_ARRAY_MODE(x) … #define CB_SOURCE_FORMAT(x) … #define CB_SF_EXPORT_FULL … #define CB_SF_EXPORT_NORM … #define CB_COLOR0_TILE … #define CB_COLOR0_FRAG … #define CB_COLOR0_MASK … #define SQ_ALU_CONST_CACHE_PS_0 … #define SQ_ALU_CONST_CACHE_PS_1 … #define SQ_ALU_CONST_CACHE_PS_2 … #define SQ_ALU_CONST_CACHE_PS_3 … #define SQ_ALU_CONST_CACHE_PS_4 … #define SQ_ALU_CONST_CACHE_PS_5 … #define SQ_ALU_CONST_CACHE_PS_6 … #define SQ_ALU_CONST_CACHE_PS_7 … #define SQ_ALU_CONST_CACHE_PS_8 … #define SQ_ALU_CONST_CACHE_PS_9 … #define SQ_ALU_CONST_CACHE_PS_10 … #define SQ_ALU_CONST_CACHE_PS_11 … #define SQ_ALU_CONST_CACHE_PS_12 … #define SQ_ALU_CONST_CACHE_PS_13 … #define SQ_ALU_CONST_CACHE_PS_14 … #define SQ_ALU_CONST_CACHE_PS_15 … #define SQ_ALU_CONST_CACHE_VS_0 … #define SQ_ALU_CONST_CACHE_VS_1 … #define SQ_ALU_CONST_CACHE_VS_2 … #define SQ_ALU_CONST_CACHE_VS_3 … #define SQ_ALU_CONST_CACHE_VS_4 … #define SQ_ALU_CONST_CACHE_VS_5 … #define SQ_ALU_CONST_CACHE_VS_6 … #define SQ_ALU_CONST_CACHE_VS_7 … #define SQ_ALU_CONST_CACHE_VS_8 … #define SQ_ALU_CONST_CACHE_VS_9 … #define SQ_ALU_CONST_CACHE_VS_10 … #define SQ_ALU_CONST_CACHE_VS_11 … #define SQ_ALU_CONST_CACHE_VS_12 … #define SQ_ALU_CONST_CACHE_VS_13 … #define SQ_ALU_CONST_CACHE_VS_14 … #define SQ_ALU_CONST_CACHE_VS_15 … #define SQ_ALU_CONST_CACHE_GS_0 … #define SQ_ALU_CONST_CACHE_GS_1 … #define SQ_ALU_CONST_CACHE_GS_2 … #define SQ_ALU_CONST_CACHE_GS_3 … #define SQ_ALU_CONST_CACHE_GS_4 … #define SQ_ALU_CONST_CACHE_GS_5 … #define SQ_ALU_CONST_CACHE_GS_6 … #define SQ_ALU_CONST_CACHE_GS_7 … #define SQ_ALU_CONST_CACHE_GS_8 … #define SQ_ALU_CONST_CACHE_GS_9 … #define SQ_ALU_CONST_CACHE_GS_10 … #define SQ_ALU_CONST_CACHE_GS_11 … #define SQ_ALU_CONST_CACHE_GS_12 … #define SQ_ALU_CONST_CACHE_GS_13 … #define SQ_ALU_CONST_CACHE_GS_14 … #define SQ_ALU_CONST_CACHE_GS_15 … #define CONFIG_MEMSIZE … #define CONFIG_CNTL … #define CP_STALLED_STAT1 … #define CP_STALLED_STAT2 … #define CP_BUSY_STAT … #define CP_STAT … #define CP_COHER_BASE … #define CP_DEBUG … #define R_0086D8_CP_ME_CNTL … #define S_0086D8_CP_PFP_HALT(x) … #define C_0086D8_CP_PFP_HALT(x) … #define S_0086D8_CP_ME_HALT(x) … #define C_0086D8_CP_ME_HALT(x) … #define CP_ME_RAM_DATA … #define CP_ME_RAM_RADDR … #define CP_ME_RAM_WADDR … #define CP_MEQ_THRESHOLDS … #define MEQ_END(x) … #define ROQ_END(x) … #define CP_PERFMON_CNTL … #define CP_PFP_UCODE_ADDR … #define CP_PFP_UCODE_DATA … #define CP_QUEUE_THRESHOLDS … #define ROQ_IB1_START(x) … #define ROQ_IB2_START(x) … #define CP_RB_BASE … #define CP_RB_CNTL … #define RB_BUFSZ(x) … #define RB_BLKSZ(x) … #define RB_NO_UPDATE … #define RB_RPTR_WR_ENA … #define BUF_SWAP_32BIT … #define CP_RB_RPTR … #define CP_RB_RPTR_ADDR … #define RB_RPTR_SWAP(x) … #define CP_RB_RPTR_ADDR_HI … #define CP_RB_RPTR_WR … #define CP_RB_WPTR … #define CP_RB_WPTR_ADDR … #define CP_RB_WPTR_ADDR_HI … #define CP_RB_WPTR_DELAY … #define CP_ROQ_IB1_STAT … #define CP_ROQ_IB2_STAT … #define CP_SEM_WAIT_TIMER … #define DB_DEBUG … #define PREZ_MUST_WAIT_FOR_POSTZ_DONE … #define DB_DEPTH_BASE … #define DB_HTILE_DATA_BASE … #define DB_HTILE_SURFACE … #define S_028D24_HTILE_WIDTH(x) … #define G_028D24_HTILE_WIDTH(x) … #define C_028D24_HTILE_WIDTH … #define S_028D24_HTILE_HEIGHT(x) … #define G_028D24_HTILE_HEIGHT(x) … #define C_028D24_HTILE_HEIGHT … #define G_028D24_LINEAR(x) … #define DB_WATERMARKS … #define DEPTH_FREE(x) … #define DEPTH_FLUSH(x) … #define DEPTH_PENDING_FREE(x) … #define DEPTH_CACHELINE_FREE(x) … #define DCP_TILING_CONFIG … #define PIPE_TILING(x) … #define BANK_TILING(x) … #define GROUP_SIZE(x) … #define ROW_TILING(x) … #define BANK_SWAPS(x) … #define SAMPLE_SPLIT(x) … #define BACKEND_MAP(x) … #define GB_TILING_CONFIG … #define PIPE_TILING__SHIFT … #define PIPE_TILING__MASK … #define GC_USER_SHADER_PIPE_CONFIG … #define INACTIVE_QD_PIPES(x) … #define INACTIVE_QD_PIPES_MASK … #define INACTIVE_SIMDS(x) … #define INACTIVE_SIMDS_MASK … #define SQ_CONFIG … #define VC_ENABLE … #define EXPORT_SRC_C … #define DX9_CONSTS … #define ALU_INST_PREFER_VECTOR … #define DX10_CLAMP … #define CLAUSE_SEQ_PRIO(x) … #define PS_PRIO(x) … #define VS_PRIO(x) … #define GS_PRIO(x) … #define ES_PRIO(x) … #define SQ_GPR_RESOURCE_MGMT_1 … #define NUM_PS_GPRS(x) … #define NUM_VS_GPRS(x) … #define NUM_CLAUSE_TEMP_GPRS(x) … #define SQ_GPR_RESOURCE_MGMT_2 … #define NUM_GS_GPRS(x) … #define NUM_ES_GPRS(x) … #define SQ_THREAD_RESOURCE_MGMT … #define NUM_PS_THREADS(x) … #define NUM_VS_THREADS(x) … #define NUM_GS_THREADS(x) … #define NUM_ES_THREADS(x) … #define SQ_STACK_RESOURCE_MGMT_1 … #define NUM_PS_STACK_ENTRIES(x) … #define NUM_VS_STACK_ENTRIES(x) … #define SQ_STACK_RESOURCE_MGMT_2 … #define NUM_GS_STACK_ENTRIES(x) … #define NUM_ES_STACK_ENTRIES(x) … #define SQ_ESGS_RING_BASE … #define SQ_GSVS_RING_BASE … #define SQ_ESTMP_RING_BASE … #define SQ_GSTMP_RING_BASE … #define SQ_VSTMP_RING_BASE … #define SQ_PSTMP_RING_BASE … #define SQ_FBUF_RING_BASE … #define SQ_REDUC_RING_BASE … #define GRBM_CNTL … #define GRBM_READ_TIMEOUT(x) … #define GRBM_STATUS … #define CMDFIFO_AVAIL_MASK … #define GUI_ACTIVE … #define GRBM_STATUS2 … #define GRBM_SOFT_RESET … #define SOFT_RESET_CP … #define CG_THERMAL_CTRL … #define DIG_THERM_DPM(x) … #define DIG_THERM_DPM_MASK … #define DIG_THERM_DPM_SHIFT … #define CG_THERMAL_STATUS … #define ASIC_T(x) … #define ASIC_T_MASK … #define ASIC_T_SHIFT … #define CG_THERMAL_INT … #define DIG_THERM_INTH(x) … #define DIG_THERM_INTH_MASK … #define DIG_THERM_INTH_SHIFT … #define DIG_THERM_INTL(x) … #define DIG_THERM_INTL_MASK … #define DIG_THERM_INTL_SHIFT … #define THERM_INT_MASK_HIGH … #define THERM_INT_MASK_LOW … #define RV770_CG_THERMAL_INT … #define HDP_HOST_PATH_CNTL … #define HDP_NONSURFACE_BASE … #define HDP_NONSURFACE_INFO … #define HDP_NONSURFACE_SIZE … #define HDP_REG_COHERENCY_FLUSH_CNTL … #define HDP_TILING_CONFIG … #define HDP_DEBUG1 … #define MC_CONFIG … #define MC_VM_AGP_TOP … #define MC_VM_AGP_BOT … #define MC_VM_AGP_BASE … #define MC_VM_FB_LOCATION … #define MC_VM_L1_TLB_MCB_RD_UVD_CNTL … #define ENABLE_L1_TLB … #define ENABLE_L1_FRAGMENT_PROCESSING … #define ENABLE_L1_STRICT_ORDERING … #define SYSTEM_ACCESS_MODE_MASK … #define SYSTEM_ACCESS_MODE_SHIFT … #define SYSTEM_ACCESS_MODE_PA_ONLY … #define SYSTEM_ACCESS_MODE_USE_SYS_MAP … #define SYSTEM_ACCESS_MODE_IN_SYS … #define SYSTEM_ACCESS_MODE_NOT_IN_SYS … #define SYSTEM_APERTURE_UNMAPPED_ACCESS_PASS_THRU … #define SYSTEM_APERTURE_UNMAPPED_ACCESS_DEFAULT_PAGE … #define ENABLE_SEMAPHORE_MODE … #define ENABLE_WAIT_L2_QUERY … #define EFFECTIVE_L1_TLB_SIZE(x) … #define EFFECTIVE_L1_TLB_SIZE_MASK … #define EFFECTIVE_L1_TLB_SIZE_SHIFT … #define EFFECTIVE_L1_QUEUE_SIZE(x) … #define EFFECTIVE_L1_QUEUE_SIZE_MASK … #define EFFECTIVE_L1_QUEUE_SIZE_SHIFT … #define MC_VM_L1_TLB_MCD_RD_A_CNTL … #define MC_VM_L1_TLB_MCD_RD_B_CNTL … #define MC_VM_L1_TLB_MCB_RD_GFX_CNTL … #define MC_VM_L1_TLB_MCB_RD_HDP_CNTL … #define MC_VM_L1_TLB_MCB_RD_PDMA_CNTL … #define MC_VM_L1_TLB_MCB_RD_SEM_CNTL … #define MC_VM_L1_TLB_MCB_RD_SYS_CNTL … #define MC_VM_L1_TLB_MCB_WR_UVD_CNTL … #define MC_VM_L1_TLB_MCD_WR_A_CNTL … #define MC_VM_L1_TLB_MCD_WR_B_CNTL … #define MC_VM_L1_TLB_MCB_WR_GFX_CNTL … #define MC_VM_L1_TLB_MCB_WR_HDP_CNTL … #define MC_VM_L1_TLB_MCB_WR_PDMA_CNTL … #define MC_VM_L1_TLB_MCB_WR_SEM_CNTL … #define MC_VM_L1_TLB_MCB_WR_SYS_CNTL … #define MC_VM_SYSTEM_APERTURE_LOW_ADDR … #define LOGICAL_PAGE_NUMBER_MASK … #define LOGICAL_PAGE_NUMBER_SHIFT … #define MC_VM_SYSTEM_APERTURE_HIGH_ADDR … #define MC_VM_SYSTEM_APERTURE_DEFAULT_ADDR … #define RS_DQ_RD_RET_CONF … #define PA_CL_ENHANCE … #define CLIP_VTX_REORDER_ENA … #define NUM_CLIP_SEQ(x) … #define PA_SC_AA_CONFIG … #define PA_SC_AA_SAMPLE_LOCS_2S … #define PA_SC_AA_SAMPLE_LOCS_4S … #define PA_SC_AA_SAMPLE_LOCS_8S_WD0 … #define PA_SC_AA_SAMPLE_LOCS_8S_WD1 … #define S0_X(x) … #define S0_Y(x) … #define S1_X(x) … #define S1_Y(x) … #define S2_X(x) … #define S2_Y(x) … #define S3_X(x) … #define S3_Y(x) … #define S4_X(x) … #define S4_Y(x) … #define S5_X(x) … #define S5_Y(x) … #define S6_X(x) … #define S6_Y(x) … #define S7_X(x) … #define S7_Y(x) … #define PA_SC_CLIPRECT_RULE … #define PA_SC_ENHANCE … #define FORCE_EOV_MAX_CLK_CNT(x) … #define FORCE_EOV_MAX_TILE_CNT(x) … #define PA_SC_LINE_STIPPLE … #define PA_SC_LINE_STIPPLE_STATE … #define PA_SC_MODE_CNTL … #define PA_SC_MULTI_CHIP_CNTL … #define PA_SC_SCREEN_SCISSOR_TL … #define PA_SC_GENERIC_SCISSOR_TL … #define PA_SC_WINDOW_SCISSOR_TL … #define PCIE_PORT_INDEX … #define PCIE_PORT_DATA … #define CHMAP … #define NOOFCHAN_SHIFT … #define NOOFCHAN_MASK … #define RAMCFG … #define NOOFBANK_SHIFT … #define NOOFBANK_MASK … #define NOOFRANK_SHIFT … #define NOOFRANK_MASK … #define NOOFROWS_SHIFT … #define NOOFROWS_MASK … #define NOOFCOLS_SHIFT … #define NOOFCOLS_MASK … #define CHANSIZE_SHIFT … #define CHANSIZE_MASK … #define BURSTLENGTH_SHIFT … #define BURSTLENGTH_MASK … #define CHANSIZE_OVERRIDE … #define SCRATCH_REG0 … #define SCRATCH_REG1 … #define SCRATCH_REG2 … #define SCRATCH_REG3 … #define SCRATCH_REG4 … #define SCRATCH_REG5 … #define SCRATCH_REG6 … #define SCRATCH_REG7 … #define SCRATCH_UMSK … #define SCRATCH_ADDR … #define SPI_CONFIG_CNTL … #define GPR_WRITE_PRIORITY(x) … #define DISABLE_INTERP_1 … #define SPI_CONFIG_CNTL_1 … #define VTX_DONE_DELAY(x) … #define INTERP_ONE_PRIM_PER_ROW … #define SPI_INPUT_Z … #define SPI_PS_IN_CONTROL_0 … #define NUM_INTERP(x) … #define POSITION_ENA … #define POSITION_CENTROID … #define POSITION_ADDR(x) … #define PARAM_GEN(x) … #define PARAM_GEN_ADDR(x) … #define BARYC_SAMPLE_CNTL(x) … #define PERSP_GRADIENT_ENA … #define LINEAR_GRADIENT_ENA … #define POSITION_SAMPLE … #define BARYC_AT_SAMPLE_ENA … #define SPI_PS_IN_CONTROL_1 … #define GEN_INDEX_PIX … #define GEN_INDEX_PIX_ADDR(x) … #define FRONT_FACE_ENA … #define FRONT_FACE_CHAN(x) … #define FRONT_FACE_ALL_BITS … #define FRONT_FACE_ADDR(x) … #define FOG_ADDR(x) … #define FIXED_PT_POSITION_ENA … #define FIXED_PT_POSITION_ADDR(x) … #define SQ_MS_FIFO_SIZES … #define CACHE_FIFO_SIZE(x) … #define FETCH_FIFO_HIWATER(x) … #define DONE_FIFO_HIWATER(x) … #define ALU_UPDATE_FIFO_HIWATER(x) … #define SQ_PGM_START_ES … #define SQ_PGM_START_FS … #define SQ_PGM_START_GS … #define SQ_PGM_START_PS … #define SQ_PGM_RESOURCES_PS … #define SQ_PGM_EXPORTS_PS … #define SQ_PGM_CF_OFFSET_PS … #define SQ_PGM_START_VS … #define SQ_PGM_RESOURCES_VS … #define SQ_PGM_CF_OFFSET_VS … #define SQ_VTX_CONSTANT_WORD0_0 … #define SQ_VTX_CONSTANT_WORD1_0 … #define SQ_VTX_CONSTANT_WORD2_0 … #define SQ_VTXC_BASE_ADDR_HI(x) … #define SQ_VTXC_STRIDE(x) … #define SQ_VTXC_ENDIAN_SWAP(x) … #define SQ_ENDIAN_NONE … #define SQ_ENDIAN_8IN16 … #define SQ_ENDIAN_8IN32 … #define SQ_VTX_CONSTANT_WORD3_0 … #define SQ_VTX_CONSTANT_WORD6_0 … #define S__SQ_VTX_CONSTANT_TYPE(x) … #define G__SQ_VTX_CONSTANT_TYPE(x) … #define SQ_TEX_VTX_INVALID_TEXTURE … #define SQ_TEX_VTX_INVALID_BUFFER … #define SQ_TEX_VTX_VALID_TEXTURE … #define SQ_TEX_VTX_VALID_BUFFER … #define SX_MISC … #define SX_MEMORY_EXPORT_BASE … #define SX_DEBUG_1 … #define SMX_EVENT_RELEASE … #define ENABLE_NEW_SMX_ADDRESS … #define TA_CNTL_AUX … #define DISABLE_CUBE_WRAP … #define DISABLE_CUBE_ANISO … #define SYNC_GRADIENT … #define SYNC_WALKER … #define SYNC_ALIGNER … #define BILINEAR_PRECISION_6_BIT … #define BILINEAR_PRECISION_8_BIT … #define TC_CNTL … #define TC_L2_SIZE(x) … #define L2_DISABLE_LATE_HIT … #define VC_ENHANCE … #define VGT_CACHE_INVALIDATION … #define CACHE_INVALIDATION(x) … #define VC_ONLY … #define TC_ONLY … #define VC_AND_TC … #define VGT_DMA_BASE … #define VGT_DMA_BASE_HI … #define VGT_ES_PER_GS … #define VGT_GS_PER_ES … #define VGT_GS_PER_VS … #define VGT_GS_VERTEX_REUSE … #define VGT_PRIMITIVE_TYPE … #define VGT_NUM_INSTANCES … #define VGT_OUT_DEALLOC_CNTL … #define DEALLOC_DIST_MASK … #define VGT_STRMOUT_BASE_OFFSET_0 … #define VGT_STRMOUT_BASE_OFFSET_1 … #define VGT_STRMOUT_BASE_OFFSET_2 … #define VGT_STRMOUT_BASE_OFFSET_3 … #define VGT_STRMOUT_BASE_OFFSET_HI_0 … #define VGT_STRMOUT_BASE_OFFSET_HI_1 … #define VGT_STRMOUT_BASE_OFFSET_HI_2 … #define VGT_STRMOUT_BASE_OFFSET_HI_3 … #define VGT_STRMOUT_BUFFER_BASE_0 … #define VGT_STRMOUT_BUFFER_BASE_1 … #define VGT_STRMOUT_BUFFER_BASE_2 … #define VGT_STRMOUT_BUFFER_BASE_3 … #define VGT_STRMOUT_BUFFER_OFFSET_0 … #define VGT_STRMOUT_BUFFER_OFFSET_1 … #define VGT_STRMOUT_BUFFER_OFFSET_2 … #define VGT_STRMOUT_BUFFER_OFFSET_3 … #define VGT_STRMOUT_BUFFER_SIZE_0 … #define VGT_STRMOUT_BUFFER_SIZE_1 … #define VGT_STRMOUT_BUFFER_SIZE_2 … #define VGT_STRMOUT_BUFFER_SIZE_3 … #define VGT_STRMOUT_EN … #define VGT_VERTEX_REUSE_BLOCK_CNTL … #define VTX_REUSE_DEPTH_MASK … #define VGT_EVENT_INITIATOR … #define CACHE_FLUSH_AND_INV_EVENT_TS … #define CACHE_FLUSH_AND_INV_EVENT … #define VM_CONTEXT0_CNTL … #define ENABLE_CONTEXT … #define PAGE_TABLE_DEPTH(x) … #define RANGE_PROTECTION_FAULT_ENABLE_DEFAULT … #define VM_CONTEXT0_INVALIDATION_LOW_ADDR … #define VM_CONTEXT0_INVALIDATION_HIGH_ADDR … #define VM_CONTEXT0_PAGE_TABLE_BASE_ADDR … #define VM_CONTEXT0_PAGE_TABLE_START_ADDR … #define VM_CONTEXT0_PAGE_TABLE_END_ADDR … #define VM_CONTEXT0_PROTECTION_FAULT_DEFAULT_ADDR … #define VM_CONTEXT0_REQUEST_RESPONSE … #define REQUEST_TYPE(x) … #define RESPONSE_TYPE_MASK … #define RESPONSE_TYPE_SHIFT … #define VM_L2_CNTL … #define ENABLE_L2_CACHE … #define ENABLE_L2_FRAGMENT_PROCESSING … #define ENABLE_L2_PTE_CACHE_LRU_UPDATE_BY_WRITE … #define EFFECTIVE_L2_QUEUE_SIZE(x) … #define VM_L2_CNTL2 … #define INVALIDATE_ALL_L1_TLBS … #define INVALIDATE_L2_CACHE … #define VM_L2_CNTL3 … #define BANK_SELECT_0(x) … #define BANK_SELECT_1(x) … #define L2_CACHE_UPDATE_MODE(x) … #define VM_L2_STATUS … #define L2_BUSY … #define WAIT_UNTIL … #define WAIT_CP_DMA_IDLE_bit … #define WAIT_2D_IDLE_bit … #define WAIT_3D_IDLE_bit … #define WAIT_2D_IDLECLEAN_bit … #define WAIT_3D_IDLECLEAN_bit … /* async DMA */ #define DMA_TILING_CONFIG … #define DMA_CONFIG … #define DMA_RB_CNTL … #define DMA_RB_ENABLE … #define DMA_RB_SIZE(x) … #define DMA_RB_SWAP_ENABLE … #define DMA_RPTR_WRITEBACK_ENABLE … #define DMA_RPTR_WRITEBACK_SWAP_ENABLE … #define DMA_RPTR_WRITEBACK_TIMER(x) … #define DMA_RB_BASE … #define DMA_RB_RPTR … #define DMA_RB_WPTR … #define DMA_RB_RPTR_ADDR_HI … #define DMA_RB_RPTR_ADDR_LO … #define DMA_IB_CNTL … #define DMA_IB_ENABLE … #define DMA_IB_SWAP_ENABLE … #define DMA_IB_RPTR … #define DMA_CNTL … #define TRAP_ENABLE … #define SEM_INCOMPLETE_INT_ENABLE … #define SEM_WAIT_INT_ENABLE … #define DATA_SWAP_ENABLE … #define FENCE_SWAP_ENABLE … #define CTXEMPTY_INT_ENABLE … #define DMA_STATUS_REG … #define DMA_IDLE … #define DMA_SEM_INCOMPLETE_TIMER_CNTL … #define DMA_SEM_WAIT_FAIL_TIMER_CNTL … #define DMA_MODE … /* async DMA packets */ #define DMA_PACKET(cmd, t, s, n) … /* async DMA Packet types */ #define DMA_PACKET_WRITE … #define DMA_PACKET_COPY … #define DMA_PACKET_INDIRECT_BUFFER … #define DMA_PACKET_SEMAPHORE … #define DMA_PACKET_FENCE … #define DMA_PACKET_TRAP … #define DMA_PACKET_CONSTANT_FILL … #define DMA_PACKET_NOP … #define IH_RB_CNTL … #define IH_RB_ENABLE … #define IH_RB_SIZE(x) … #define IH_RB_FULL_DRAIN_ENABLE … #define IH_WPTR_WRITEBACK_ENABLE … #define IH_WPTR_WRITEBACK_TIMER(x) … #define IH_WPTR_OVERFLOW_ENABLE … #define IH_WPTR_OVERFLOW_CLEAR … #define IH_RB_BASE … #define IH_RB_RPTR … #define IH_RB_WPTR … #define RB_OVERFLOW … #define WPTR_OFFSET_MASK … #define IH_RB_WPTR_ADDR_HI … #define IH_RB_WPTR_ADDR_LO … #define IH_CNTL … #define ENABLE_INTR … #define IH_MC_SWAP(x) … #define IH_MC_SWAP_NONE … #define IH_MC_SWAP_16BIT … #define IH_MC_SWAP_32BIT … #define IH_MC_SWAP_64BIT … #define RPTR_REARM … #define MC_WRREQ_CREDIT(x) … #define MC_WR_CLEAN_CNT(x) … #define RLC_CNTL … #define RLC_ENABLE … #define RLC_HB_BASE … #define RLC_HB_CNTL … #define RLC_HB_RPTR … #define RLC_HB_WPTR … #define RLC_HB_WPTR_LSB_ADDR … #define RLC_HB_WPTR_MSB_ADDR … #define RLC_GPU_CLOCK_COUNT_LSB … #define RLC_GPU_CLOCK_COUNT_MSB … #define RLC_CAPTURE_GPU_CLOCK_COUNT … #define RLC_MC_CNTL … #define RLC_UCODE_CNTL … #define RLC_UCODE_ADDR … #define RLC_UCODE_DATA … #define SRBM_SOFT_RESET … #define SOFT_RESET_BIF … #define SOFT_RESET_DMA … #define SOFT_RESET_RLC … #define SOFT_RESET_UVD … #define RV770_SOFT_RESET_DMA … #define BIF_SCRATCH0 … #define BUS_CNTL … #define BIOS_ROM_DIS … #define VGA_COHE_SPEC_TIMER_DIS … #define CP_INT_CNTL … #define CNTX_BUSY_INT_ENABLE … #define CNTX_EMPTY_INT_ENABLE … #define SCRATCH_INT_ENABLE … #define TIME_STAMP_INT_ENABLE … #define IB2_INT_ENABLE … #define IB1_INT_ENABLE … #define RB_INT_ENABLE … #define CP_INT_STATUS … #define SCRATCH_INT_STAT … #define TIME_STAMP_INT_STAT … #define IB2_INT_STAT … #define IB1_INT_STAT … #define RB_INT_STAT … #define GRBM_INT_CNTL … #define RDERR_INT_ENABLE … #define WAIT_COUNT_TIMEOUT_INT_ENABLE … #define GUI_IDLE_INT_ENABLE … #define INTERRUPT_CNTL … #define IH_DUMMY_RD_OVERRIDE … #define IH_DUMMY_RD_EN … #define IH_REQ_NONSNOOP_EN … #define GEN_IH_INT_EN … #define INTERRUPT_CNTL2 … #define D1MODE_VBLANK_STATUS … #define D2MODE_VBLANK_STATUS … #define DxMODE_VBLANK_OCCURRED … #define DxMODE_VBLANK_ACK … #define DxMODE_VBLANK_STAT … #define DxMODE_VBLANK_INTERRUPT … #define DxMODE_VBLANK_INTERRUPT_TYPE … #define D1MODE_VLINE_STATUS … #define D2MODE_VLINE_STATUS … #define DxMODE_VLINE_OCCURRED … #define DxMODE_VLINE_ACK … #define DxMODE_VLINE_STAT … #define DxMODE_VLINE_INTERRUPT … #define DxMODE_VLINE_INTERRUPT_TYPE … #define DxMODE_INT_MASK … #define D1MODE_VBLANK_INT_MASK … #define D1MODE_VLINE_INT_MASK … #define D2MODE_VBLANK_INT_MASK … #define D2MODE_VLINE_INT_MASK … #define DCE3_DISP_INTERRUPT_STATUS … #define DC_HPD1_INTERRUPT … #define DC_HPD2_INTERRUPT … #define DISP_INTERRUPT_STATUS … #define LB_D1_VLINE_INTERRUPT … #define LB_D2_VLINE_INTERRUPT … #define LB_D1_VBLANK_INTERRUPT … #define LB_D2_VBLANK_INTERRUPT … #define DACA_AUTODETECT_INTERRUPT … #define DACB_AUTODETECT_INTERRUPT … #define DC_HOT_PLUG_DETECT1_INTERRUPT … #define DC_HOT_PLUG_DETECT2_INTERRUPT … #define DC_I2C_SW_DONE_INTERRUPT … #define DC_I2C_HW_DONE_INTERRUPT … #define DISP_INTERRUPT_STATUS_CONTINUE … #define DCE3_DISP_INTERRUPT_STATUS_CONTINUE … #define DC_HPD4_INTERRUPT … #define DC_HPD4_RX_INTERRUPT … #define DC_HPD3_INTERRUPT … #define DC_HPD1_RX_INTERRUPT … #define DC_HPD2_RX_INTERRUPT … #define DCE3_DISP_INTERRUPT_STATUS_CONTINUE2 … #define DC_HPD3_RX_INTERRUPT … #define DIGA_DP_VID_STREAM_DISABLE_INTERRUPT … #define DIGA_DP_STEER_FIFO_OVERFLOW_INTERRUPT … #define DIGB_DP_VID_STREAM_DISABLE_INTERRUPT … #define DIGB_DP_STEER_FIFO_OVERFLOW_INTERRUPT … #define AUX1_SW_DONE_INTERRUPT … #define AUX1_LS_DONE_INTERRUPT … #define AUX2_SW_DONE_INTERRUPT … #define AUX2_LS_DONE_INTERRUPT … #define AUX3_SW_DONE_INTERRUPT … #define AUX3_LS_DONE_INTERRUPT … #define AUX4_SW_DONE_INTERRUPT … #define AUX4_LS_DONE_INTERRUPT … #define DIGA_DP_FAST_TRAINING_COMPLETE_INTERRUPT … #define DIGB_DP_FAST_TRAINING_COMPLETE_INTERRUPT … /* DCE 3.2 */ #define AUX5_SW_DONE_INTERRUPT … #define AUX5_LS_DONE_INTERRUPT … #define AUX6_SW_DONE_INTERRUPT … #define AUX6_LS_DONE_INTERRUPT … #define DC_HPD5_INTERRUPT … #define DC_HPD5_RX_INTERRUPT … #define DC_HPD6_INTERRUPT … #define DC_HPD6_RX_INTERRUPT … #define DACA_AUTO_DETECT_CONTROL … #define DACB_AUTO_DETECT_CONTROL … #define DCE3_DACA_AUTO_DETECT_CONTROL … #define DCE3_DACB_AUTO_DETECT_CONTROL … #define DACx_AUTODETECT_MODE(x) … #define DACx_AUTODETECT_MODE_NONE … #define DACx_AUTODETECT_MODE_CONNECT … #define DACx_AUTODETECT_MODE_DISCONNECT … #define DACx_AUTODETECT_FRAME_TIME_COUNTER(x) … /* bit 18 = R/C, 17 = G/Y, 16 = B/Comp */ #define DACx_AUTODETECT_CHECK_MASK(x) … #define DCE3_DACA_AUTODETECT_INT_CONTROL … #define DCE3_DACB_AUTODETECT_INT_CONTROL … #define DACA_AUTODETECT_INT_CONTROL … #define DACB_AUTODETECT_INT_CONTROL … #define DACx_AUTODETECT_ACK … #define DACx_AUTODETECT_INT_ENABLE … #define DC_HOT_PLUG_DETECT1_CONTROL … #define DC_HOT_PLUG_DETECT2_CONTROL … #define DC_HOT_PLUG_DETECT3_CONTROL … #define DC_HOT_PLUG_DETECTx_EN … #define DC_HOT_PLUG_DETECT1_INT_STATUS … #define DC_HOT_PLUG_DETECT2_INT_STATUS … #define DC_HOT_PLUG_DETECT3_INT_STATUS … #define DC_HOT_PLUG_DETECTx_INT_STATUS … #define DC_HOT_PLUG_DETECTx_SENSE … /* DCE 3.0 */ #define DC_HPD1_INT_STATUS … #define DC_HPD2_INT_STATUS … #define DC_HPD3_INT_STATUS … #define DC_HPD4_INT_STATUS … /* DCE 3.2 */ #define DC_HPD5_INT_STATUS … #define DC_HPD6_INT_STATUS … #define DC_HPDx_INT_STATUS … #define DC_HPDx_SENSE … #define DC_HPDx_RX_INT_STATUS … #define DC_HOT_PLUG_DETECT1_INT_CONTROL … #define DC_HOT_PLUG_DETECT2_INT_CONTROL … #define DC_HOT_PLUG_DETECT3_INT_CONTROL … #define DC_HOT_PLUG_DETECTx_INT_ACK … #define DC_HOT_PLUG_DETECTx_INT_POLARITY … #define DC_HOT_PLUG_DETECTx_INT_EN … /* DCE 3.0 */ #define DC_HPD1_INT_CONTROL … #define DC_HPD2_INT_CONTROL … #define DC_HPD3_INT_CONTROL … #define DC_HPD4_INT_CONTROL … /* DCE 3.2 */ #define DC_HPD5_INT_CONTROL … #define DC_HPD6_INT_CONTROL … #define DC_HPDx_INT_ACK … #define DC_HPDx_INT_POLARITY … #define DC_HPDx_INT_EN … #define DC_HPDx_RX_INT_ACK … #define DC_HPDx_RX_INT_EN … /* DCE 3.0 */ #define DC_HPD1_CONTROL … #define DC_HPD2_CONTROL … #define DC_HPD3_CONTROL … #define DC_HPD4_CONTROL … /* DCE 3.2 */ #define DC_HPD5_CONTROL … #define DC_HPD6_CONTROL … #define DC_HPDx_CONNECTION_TIMER(x) … #define DC_HPDx_RX_INT_TIMER(x) … /* DCE 3.2 */ #define DC_HPDx_EN … #define D1GRPH_INTERRUPT_STATUS … #define D2GRPH_INTERRUPT_STATUS … #define DxGRPH_PFLIP_INT_OCCURRED … #define DxGRPH_PFLIP_INT_CLEAR … #define D1GRPH_INTERRUPT_CONTROL … #define D2GRPH_INTERRUPT_CONTROL … #define DxGRPH_PFLIP_INT_MASK … #define DxGRPH_PFLIP_INT_TYPE … /* PCIE link stuff */ #define PCIE_LC_TRAINING_CNTL … #define LC_POINT_7_PLUS_EN … #define PCIE_LC_LINK_WIDTH_CNTL … #define LC_LINK_WIDTH_SHIFT … #define LC_LINK_WIDTH_MASK … #define LC_LINK_WIDTH_X0 … #define LC_LINK_WIDTH_X1 … #define LC_LINK_WIDTH_X2 … #define LC_LINK_WIDTH_X4 … #define LC_LINK_WIDTH_X8 … #define LC_LINK_WIDTH_X16 … #define LC_LINK_WIDTH_RD_SHIFT … #define LC_LINK_WIDTH_RD_MASK … #define LC_RECONFIG_ARC_MISSING_ESCAPE … #define LC_RECONFIG_NOW … #define LC_RENEGOTIATION_SUPPORT … #define LC_RENEGOTIATE_EN … #define LC_SHORT_RECONFIG_EN … #define LC_UPCONFIGURE_SUPPORT … #define LC_UPCONFIGURE_DIS … #define PCIE_LC_SPEED_CNTL … #define LC_GEN2_EN_STRAP … #define LC_TARGET_LINK_SPEED_OVERRIDE_EN … #define LC_FORCE_EN_HW_SPEED_CHANGE … #define LC_FORCE_DIS_HW_SPEED_CHANGE … #define LC_SPEED_CHANGE_ATTEMPTS_ALLOWED_MASK … #define LC_SPEED_CHANGE_ATTEMPTS_ALLOWED_SHIFT … #define LC_CURRENT_DATA_RATE … #define LC_VOLTAGE_TIMER_SEL_MASK … #define LC_CLR_FAILED_SPD_CHANGE_CNT … #define LC_OTHER_SIDE_EVER_SENT_GEN2 … #define LC_OTHER_SIDE_SUPPORTS_GEN2 … #define MM_CFGREGS_CNTL … #define MM_WR_TO_CFG_EN … #define LINK_CNTL2 … #define TARGET_LINK_SPEED_MASK … #define SELECTABLE_DEEMPHASIS … /* Audio */ #define AZ_HOT_PLUG_CONTROL … #define AZ_FORCE_CODEC_WAKE … #define JACK_DETECTION_ENABLE … #define UNSOLICITED_RESPONSE_ENABLE … #define CODEC_HOT_PLUG_ENABLE … #define AUDIO_ENABLED … /* DCE3 adds */ #define PIN0_JACK_DETECTION_ENABLE … #define PIN1_JACK_DETECTION_ENABLE … #define PIN2_JACK_DETECTION_ENABLE … #define PIN3_JACK_DETECTION_ENABLE … #define PIN0_AUDIO_ENABLED … #define PIN1_AUDIO_ENABLED … #define PIN2_AUDIO_ENABLED … #define PIN3_AUDIO_ENABLED … /* Audio clocks DCE 2.0/3.0 */ #define AUDIO_DTO … #define AUDIO_DTO_PHASE(x) … #define AUDIO_DTO_MODULE(x) … /* Audio clocks DCE 3.2 */ #define DCCG_AUDIO_DTO0_PHASE … #define DCCG_AUDIO_DTO0_MODULE … #define DCCG_AUDIO_DTO0_LOAD … #define DTO_LOAD … #define DCCG_AUDIO_DTO0_CNTL … #define DCCG_AUDIO_DTO_WALLCLOCK_RATIO(x) … #define DCCG_AUDIO_DTO_WALLCLOCK_RATIO_MASK … #define DCCG_AUDIO_DTO_WALLCLOCK_RATIO_SHIFT … #define DCCG_AUDIO_DTO1_PHASE … #define DCCG_AUDIO_DTO1_MODULE … #define DCCG_AUDIO_DTO1_LOAD … #define DCCG_AUDIO_DTO1_CNTL … #define DCCG_AUDIO_DTO_SELECT … /* digital blocks */ #define TMDSA_CNTL … #define TMDSA_HDMI_EN … #define LVTMA_CNTL … #define LVTMA_HDMI_EN … #define DDIA_CNTL … #define DDIA_HDMI_EN … #define DIG0_CNTL … #define DIG_MODE(x) … #define DIG_MODE_DP … #define DIG_MODE_LVDS … #define DIG_MODE_TMDS_DVI … #define DIG_MODE_TMDS_HDMI … #define DIG_MODE_SDVO … #define DIG1_CNTL … #define AZ_F0_CODEC_PIN0_CONTROL_CHANNEL_SPEAKER … #define SPEAKER_ALLOCATION(x) … #define SPEAKER_ALLOCATION_MASK … #define SPEAKER_ALLOCATION_SHIFT … #define HDMI_CONNECTION … #define DP_CONNECTION … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR0 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR1 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR2 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR3 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR4 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR5 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR6 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR7 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR8 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR9 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR10 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR11 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR12 … #define AZ_F0_CODEC_PIN0_CONTROL_AUDIO_DESCRIPTOR13 … #define MAX_CHANNELS(x) … /* max channels minus one. 7 = 8 channels */ #define SUPPORTED_FREQUENCIES(x) … #define DESCRIPTOR_BYTE_2(x) … #define SUPPORTED_FREQUENCIES_STEREO(x) … /* SUPPORTED_FREQUENCIES, SUPPORTED_FREQUENCIES_STEREO * bit0 = 32 kHz * bit1 = 44.1 kHz * bit2 = 48 kHz * bit3 = 88.2 kHz * bit4 = 96 kHz * bit5 = 176.4 kHz * bit6 = 192 kHz */ /* rs6xx/rs740 and r6xx share the same HDMI blocks, however, rs6xx has only one * instance of the blocks while r6xx has 2. DCE 3.0 cards are slightly * different due to the new DIG blocks, but also have 2 instances. * DCE 3.0 HDMI blocks are part of each DIG encoder. */ /* rs6xx/rs740/r6xx/dce3 */ #define HDMI0_CONTROL … /* rs6xx/rs740/r6xx */ #define HDMI0_ENABLE … #define HDMI0_STREAM(x) … #define HDMI0_STREAM_TMDSA … #define HDMI0_STREAM_LVTMA … #define HDMI0_STREAM_DVOA … #define HDMI0_STREAM_DDIA … /* rs6xx/r6xx/dce3 */ #define HDMI0_ERROR_ACK … #define HDMI0_ERROR_MASK … #define HDMI0_STATUS … #define HDMI0_ACTIVE_AVMUTE … #define HDMI0_AUDIO_ENABLE … #define HDMI0_AZ_FORMAT_WTRIG … #define HDMI0_AZ_FORMAT_WTRIG_INT … #define HDMI0_AUDIO_PACKET_CONTROL … #define HDMI0_AUDIO_SAMPLE_SEND … #define HDMI0_AUDIO_DELAY_EN(x) … #define HDMI0_AUDIO_DELAY_EN_MASK … #define HDMI0_AUDIO_SEND_MAX_PACKETS … #define HDMI0_AUDIO_TEST_EN … #define HDMI0_AUDIO_PACKETS_PER_LINE(x) … #define HDMI0_AUDIO_PACKETS_PER_LINE_MASK … #define HDMI0_AUDIO_CHANNEL_SWAP … #define HDMI0_60958_CS_UPDATE … #define HDMI0_AZ_FORMAT_WTRIG_MASK … #define HDMI0_AZ_FORMAT_WTRIG_ACK … #define HDMI0_AUDIO_CRC_CONTROL … #define HDMI0_AUDIO_CRC_EN … #define DCE3_HDMI0_ACR_PACKET_CONTROL … #define HDMI0_VBI_PACKET_CONTROL … #define HDMI0_NULL_SEND … #define HDMI0_GC_SEND … #define HDMI0_GC_CONT … #define HDMI0_INFOFRAME_CONTROL0 … #define HDMI0_AVI_INFO_SEND … #define HDMI0_AVI_INFO_CONT … #define HDMI0_AUDIO_INFO_SEND … #define HDMI0_AUDIO_INFO_CONT … #define HDMI0_AUDIO_INFO_SOURCE … #define HDMI0_AUDIO_INFO_UPDATE … #define HDMI0_MPEG_INFO_SEND … #define HDMI0_MPEG_INFO_CONT … #define HDMI0_MPEG_INFO_UPDATE … #define HDMI0_INFOFRAME_CONTROL1 … #define HDMI0_AVI_INFO_LINE(x) … #define HDMI0_AVI_INFO_LINE_MASK … #define HDMI0_AUDIO_INFO_LINE(x) … #define HDMI0_AUDIO_INFO_LINE_MASK … #define HDMI0_MPEG_INFO_LINE(x) … #define HDMI0_GENERIC_PACKET_CONTROL … #define HDMI0_GENERIC0_SEND … #define HDMI0_GENERIC0_CONT … #define HDMI0_GENERIC0_UPDATE … #define HDMI0_GENERIC1_SEND … #define HDMI0_GENERIC1_CONT … #define HDMI0_GENERIC0_LINE(x) … #define HDMI0_GENERIC0_LINE_MASK … #define HDMI0_GENERIC1_LINE(x) … #define HDMI0_GENERIC1_LINE_MASK … #define HDMI0_GC … #define HDMI0_GC_AVMUTE … #define HDMI0_AVI_INFO0 … #define HDMI0_AVI_INFO_CHECKSUM(x) … #define HDMI0_AVI_INFO_S(x) … #define HDMI0_AVI_INFO_B(x) … #define HDMI0_AVI_INFO_A(x) … #define HDMI0_AVI_INFO_Y(x) … #define HDMI0_AVI_INFO_Y_RGB … #define HDMI0_AVI_INFO_Y_YCBCR422 … #define HDMI0_AVI_INFO_Y_YCBCR444 … #define HDMI0_AVI_INFO_Y_A_B_S(x) … #define HDMI0_AVI_INFO_R(x) … #define HDMI0_AVI_INFO_M(x) … #define HDMI0_AVI_INFO_C(x) … #define HDMI0_AVI_INFO_C_M_R(x) … #define HDMI0_AVI_INFO_SC(x) … #define HDMI0_AVI_INFO_ITC_EC_Q_SC(x) … #define HDMI0_AVI_INFO1 … #define HDMI0_AVI_INFO_VIC(x) … #define HDMI0_AVI_INFO_PR(x) … #define HDMI0_AVI_INFO_TOP(x) … #define HDMI0_AVI_INFO2 … #define HDMI0_AVI_INFO_BOTTOM(x) … #define HDMI0_AVI_INFO_LEFT(x) … #define HDMI0_AVI_INFO3 … #define HDMI0_AVI_INFO_RIGHT(x) … #define HDMI0_AVI_INFO_VERSION(x) … #define HDMI0_MPEG_INFO0 … #define HDMI0_MPEG_INFO_CHECKSUM(x) … #define HDMI0_MPEG_INFO_MB0(x) … #define HDMI0_MPEG_INFO_MB1(x) … #define HDMI0_MPEG_INFO_MB2(x) … #define HDMI0_MPEG_INFO1 … #define HDMI0_MPEG_INFO_MB3(x) … #define HDMI0_MPEG_INFO_MF(x) … #define HDMI0_MPEG_INFO_FR(x) … #define HDMI0_GENERIC0_HDR … #define HDMI0_GENERIC0_0 … #define HDMI0_GENERIC0_1 … #define HDMI0_GENERIC0_2 … #define HDMI0_GENERIC0_3 … #define HDMI0_GENERIC0_4 … #define HDMI0_GENERIC0_5 … #define HDMI0_GENERIC0_6 … #define HDMI0_GENERIC1_HDR … #define HDMI0_GENERIC1_0 … #define HDMI0_GENERIC1_1 … #define HDMI0_GENERIC1_2 … #define HDMI0_GENERIC1_3 … #define HDMI0_GENERIC1_4 … #define HDMI0_GENERIC1_5 … #define HDMI0_GENERIC1_6 … #define HDMI0_ACR_32_0 … #define HDMI0_ACR_CTS_32(x) … #define HDMI0_ACR_CTS_32_MASK … #define HDMI0_ACR_32_1 … #define HDMI0_ACR_N_32(x) … #define HDMI0_ACR_N_32_MASK … #define HDMI0_ACR_44_0 … #define HDMI0_ACR_CTS_44(x) … #define HDMI0_ACR_CTS_44_MASK … #define HDMI0_ACR_44_1 … #define HDMI0_ACR_N_44(x) … #define HDMI0_ACR_N_44_MASK … #define HDMI0_ACR_48_0 … #define HDMI0_ACR_CTS_48(x) … #define HDMI0_ACR_CTS_48_MASK … #define HDMI0_ACR_48_1 … #define HDMI0_ACR_N_48(x) … #define HDMI0_ACR_N_48_MASK … #define HDMI0_ACR_STATUS_0 … #define HDMI0_ACR_STATUS_1 … #define HDMI0_AUDIO_INFO0 … #define HDMI0_AUDIO_INFO_CHECKSUM(x) … #define HDMI0_AUDIO_INFO_CC(x) … #define HDMI0_AUDIO_INFO1 … #define HDMI0_AUDIO_INFO_CA(x) … #define HDMI0_AUDIO_INFO_LSV(x) … #define HDMI0_AUDIO_INFO_DM_INH(x) … #define HDMI0_AUDIO_INFO_DM_INH_LSV(x) … #define HDMI0_60958_0 … #define HDMI0_60958_CS_A(x) … #define HDMI0_60958_CS_B(x) … #define HDMI0_60958_CS_C(x) … #define HDMI0_60958_CS_D(x) … #define HDMI0_60958_CS_MODE(x) … #define HDMI0_60958_CS_CATEGORY_CODE(x) … #define HDMI0_60958_CS_SOURCE_NUMBER(x) … #define HDMI0_60958_CS_CHANNEL_NUMBER_L(x) … #define HDMI0_60958_CS_CHANNEL_NUMBER_L_MASK … #define HDMI0_60958_CS_SAMPLING_FREQUENCY(x) … #define HDMI0_60958_CS_CLOCK_ACCURACY(x) … #define HDMI0_60958_CS_CLOCK_ACCURACY_MASK … #define HDMI0_60958_1 … #define HDMI0_60958_CS_WORD_LENGTH(x) … #define HDMI0_60958_CS_ORIGINAL_SAMPLING_FREQUENCY(x) … #define HDMI0_60958_CS_VALID_L(x) … #define HDMI0_60958_CS_VALID_R(x) … #define HDMI0_60958_CS_CHANNEL_NUMBER_R(x) … #define HDMI0_60958_CS_CHANNEL_NUMBER_R_MASK … #define HDMI0_ACR_PACKET_CONTROL … #define HDMI0_ACR_SEND … #define HDMI0_ACR_CONT … #define HDMI0_ACR_SELECT(x) … #define HDMI0_ACR_HW … #define HDMI0_ACR_32 … #define HDMI0_ACR_44 … #define HDMI0_ACR_48 … #define HDMI0_ACR_SOURCE … #define HDMI0_ACR_AUTO_SEND … #define DCE3_HDMI0_AUDIO_CRC_CONTROL … #define HDMI0_RAMP_CONTROL0 … #define HDMI0_RAMP_MAX_COUNT(x) … #define HDMI0_RAMP_CONTROL1 … #define HDMI0_RAMP_MIN_COUNT(x) … #define HDMI0_RAMP_CONTROL2 … #define HDMI0_RAMP_INC_COUNT(x) … #define HDMI0_RAMP_CONTROL3 … #define HDMI0_RAMP_DEC_COUNT(x) … /* HDMI0_60958_2 is r7xx only */ #define HDMI0_60958_2 … #define HDMI0_60958_CS_CHANNEL_NUMBER_2(x) … #define HDMI0_60958_CS_CHANNEL_NUMBER_3(x) … #define HDMI0_60958_CS_CHANNEL_NUMBER_4(x) … #define HDMI0_60958_CS_CHANNEL_NUMBER_5(x) … #define HDMI0_60958_CS_CHANNEL_NUMBER_6(x) … #define HDMI0_60958_CS_CHANNEL_NUMBER_7(x) … /* r6xx only; second instance starts at 0x7700 */ #define HDMI1_CONTROL … #define HDMI1_STATUS … #define HDMI1_AUDIO_PACKET_CONTROL … /* DCE3; second instance starts at 0x7800 NOT 0x7700 */ #define DCE3_HDMI1_CONTROL … #define DCE3_HDMI1_STATUS … #define DCE3_HDMI1_AUDIO_PACKET_CONTROL … /* DCE3.2 (for interrupts) */ #define AFMT_STATUS … #define AFMT_AUDIO_ENABLE … #define AFMT_AZ_FORMAT_WTRIG … #define AFMT_AZ_FORMAT_WTRIG_INT … #define AFMT_AZ_AUDIO_ENABLE_CHG … #define AFMT_AUDIO_PACKET_CONTROL … #define AFMT_AUDIO_SAMPLE_SEND … #define AFMT_AUDIO_TEST_EN … #define AFMT_AUDIO_CHANNEL_SWAP … #define AFMT_60958_CS_UPDATE … #define AFMT_AZ_AUDIO_ENABLE_CHG_MASK … #define AFMT_AZ_FORMAT_WTRIG_MASK … #define AFMT_AZ_FORMAT_WTRIG_ACK … #define AFMT_AZ_AUDIO_ENABLE_CHG_ACK … /* DCE3 FMT blocks */ #define FMT_CONTROL … #define FMT_PIXEL_ENCODING … /* 0 = RGB 4:4:4 or YCbCr 4:4:4, 1 = YCbCr 4:2:2 */ #define FMT_BIT_DEPTH_CONTROL … #define FMT_TRUNCATE_EN … #define FMT_TRUNCATE_DEPTH … #define FMT_SPATIAL_DITHER_EN … #define FMT_SPATIAL_DITHER_MODE(x) … #define FMT_SPATIAL_DITHER_DEPTH … #define FMT_FRAME_RANDOM_ENABLE … #define FMT_RGB_RANDOM_ENABLE … #define FMT_HIGHPASS_RANDOM_ENABLE … #define FMT_TEMPORAL_DITHER_EN … #define FMT_TEMPORAL_DITHER_DEPTH … #define FMT_TEMPORAL_DITHER_OFFSET(x) … #define FMT_TEMPORAL_LEVEL … #define FMT_TEMPORAL_DITHER_RESET … #define FMT_25FRC_SEL(x) … #define FMT_50FRC_SEL(x) … #define FMT_75FRC_SEL(x) … #define FMT_CLAMP_CONTROL … #define FMT_CLAMP_DATA_EN … #define FMT_CLAMP_COLOR_FORMAT(x) … #define FMT_CLAMP_6BPC … #define FMT_CLAMP_8BPC … #define FMT_CLAMP_10BPC … /* Power management */ #define CG_SPLL_FUNC_CNTL … #define SPLL_RESET … #define SPLL_SLEEP … #define SPLL_REF_DIV(x) … #define SPLL_REF_DIV_MASK … #define SPLL_FB_DIV(x) … #define SPLL_FB_DIV_MASK … #define SPLL_PULSEEN … #define SPLL_PULSENUM(x) … #define SPLL_PULSENUM_MASK … #define SPLL_SW_HILEN(x) … #define SPLL_SW_HILEN_MASK … #define SPLL_SW_LOLEN(x) … #define SPLL_SW_LOLEN_MASK … #define SPLL_DIVEN … #define SPLL_BYPASS_EN … #define SPLL_CHG_STATUS … #define SPLL_CTLREQ … #define SPLL_CTLACK … #define GENERAL_PWRMGT … #define GLOBAL_PWRMGT_EN … #define STATIC_PM_EN … #define MOBILE_SU … #define THERMAL_PROTECTION_DIS … #define THERMAL_PROTECTION_TYPE … #define ENABLE_GEN2PCIE … #define SW_GPIO_INDEX(x) … #define SW_GPIO_INDEX_MASK … #define LOW_VOLT_D2_ACPI … #define LOW_VOLT_D3_ACPI … #define VOLT_PWRMGT_EN … #define CG_TPC … #define TPCC(x) … #define TPCC_MASK … #define TPU(x) … #define TPU_MASK … #define SCLK_PWRMGT_CNTL … #define SCLK_PWRMGT_OFF … #define SCLK_TURNOFF … #define SPLL_TURNOFF … #define SU_SCLK_USE_BCLK … #define DYNAMIC_GFX_ISLAND_PWR_DOWN … #define DYNAMIC_GFX_ISLAND_PWR_LP … #define CLK_TURN_ON_STAGGER … #define CLK_TURN_OFF_STAGGER … #define FIR_FORCE_TREND_SEL … #define FIR_TREND_MODE … #define DYN_GFX_CLK_OFF_EN … #define VDDC3D_TURNOFF_D1 … #define VDDC3D_TURNOFF_D2 … #define VDDC3D_TURNOFF_D3 … #define SPLL_TURNOFF_D2 … #define SCLK_LOW_D1 … #define DYN_GFX_CLK_OFF_MC_EN … #define MCLK_PWRMGT_CNTL … #define MPLL_PWRMGT_OFF … #define YCLK_TURNOFF … #define MPLL_TURNOFF … #define SU_MCLK_USE_BCLK … #define DLL_READY … #define MC_BUSY … #define MC_INT_CNTL … #define MRDCKA_SLEEP … #define MRDCKB_SLEEP … #define MRDCKC_SLEEP … #define MRDCKD_SLEEP … #define MRDCKE_SLEEP … #define MRDCKF_SLEEP … #define MRDCKG_SLEEP … #define MRDCKH_SLEEP … #define MRDCKA_RESET … #define MRDCKB_RESET … #define MRDCKC_RESET … #define MRDCKD_RESET … #define MRDCKE_RESET … #define MRDCKF_RESET … #define MRDCKG_RESET … #define MRDCKH_RESET … #define DLL_READY_READ … #define USE_DISPLAY_GAP … #define USE_DISPLAY_URGENT_NORMAL … #define USE_DISPLAY_GAP_CTXSW … #define MPLL_TURNOFF_D2 … #define USE_DISPLAY_URGENT_CTXSW … #define MPLL_TIME … #define MPLL_LOCK_TIME(x) … #define MPLL_LOCK_TIME_MASK … #define MPLL_RESET_TIME(x) … #define MPLL_RESET_TIME_MASK … #define SCLK_FREQ_SETTING_STEP_0_PART1 … #define STEP_0_SPLL_POST_DIV(x) … #define STEP_0_SPLL_POST_DIV_MASK … #define STEP_0_SPLL_FB_DIV(x) … #define STEP_0_SPLL_FB_DIV_MASK … #define STEP_0_SPLL_REF_DIV(x) … #define STEP_0_SPLL_REF_DIV_MASK … #define STEP_0_SPLL_STEP_TIME(x) … #define STEP_0_SPLL_STEP_TIME_MASK … #define SCLK_FREQ_SETTING_STEP_0_PART2 … #define STEP_0_PULSE_HIGH_CNT(x) … #define STEP_0_PULSE_HIGH_CNT_MASK … #define STEP_0_POST_DIV_EN … #define STEP_0_SPLL_STEP_ENABLE … #define STEP_0_SPLL_ENTRY_VALID … #define VID_RT … #define VID_CRT(x) … #define VID_CRT_MASK … #define VID_CRTU(x) … #define VID_CRTU_MASK … #define SSTU(x) … #define SSTU_MASK … #define CTXSW_PROFILE_INDEX … #define CTXSW_FREQ_VIDS_CFG_INDEX(x) … #define CTXSW_FREQ_VIDS_CFG_INDEX_MASK … #define CTXSW_FREQ_VIDS_CFG_INDEX_SHIFT … #define CTXSW_FREQ_MCLK_CFG_INDEX(x) … #define CTXSW_FREQ_MCLK_CFG_INDEX_MASK … #define CTXSW_FREQ_MCLK_CFG_INDEX_SHIFT … #define CTXSW_FREQ_SCLK_CFG_INDEX(x) … #define CTXSW_FREQ_SCLK_CFG_INDEX_MASK … #define CTXSW_FREQ_SCLK_CFG_INDEX_SHIFT … #define CTXSW_FREQ_STATE_SPLL_RESET_EN … #define CTXSW_FREQ_STATE_ENABLE … #define CTXSW_FREQ_DISPLAY_WATERMARK … #define CTXSW_FREQ_GEN2PCIE_VOLT … #define TARGET_AND_CURRENT_PROFILE_INDEX … #define TARGET_PROFILE_INDEX_MASK … #define TARGET_PROFILE_INDEX_SHIFT … #define CURRENT_PROFILE_INDEX_MASK … #define CURRENT_PROFILE_INDEX_SHIFT … #define DYN_PWR_ENTER_INDEX(x) … #define DYN_PWR_ENTER_INDEX_MASK … #define DYN_PWR_ENTER_INDEX_SHIFT … #define CURR_MCLK_INDEX_MASK … #define CURR_MCLK_INDEX_SHIFT … #define CURR_SCLK_INDEX_MASK … #define CURR_SCLK_INDEX_SHIFT … #define CURR_VID_INDEX_MASK … #define CURR_VID_INDEX_SHIFT … #define LOWER_GPIO_ENABLE … #define UPPER_GPIO_ENABLE … #define CTXSW_VID_LOWER_GPIO_CNTL … #define VID_UPPER_GPIO_CNTL … #define CG_CTX_CGTT3D_R … #define PHC(x) … #define PHC_MASK … #define SDC(x) … #define SDC_MASK … #define CG_VDDC3D_OOR … #define SU(x) … #define SU_MASK … #define CG_FTV … #define CG_FFCT_0 … #define UTC_0(x) … #define UTC_0_MASK … #define DTC_0(x) … #define DTC_0_MASK … #define CG_BSP … #define BSP(x) … #define BSP_MASK … #define BSU(x) … #define BSU_MASK … #define CG_RT … #define FLS(x) … #define FLS_MASK … #define FMS(x) … #define FMS_MASK … #define CG_LT … #define FHS(x) … #define FHS_MASK … #define CG_GIT … #define CG_GICST(x) … #define CG_GICST_MASK … #define CG_GIPOT(x) … #define CG_GIPOT_MASK … #define CG_SSP … #define CG_SST(x) … #define CG_SST_MASK … #define CG_SSTU(x) … #define CG_SSTU_MASK … #define CG_RLC_REQ_AND_RSP … #define RLC_CG_REQ_TYPE_MASK … #define RLC_CG_REQ_TYPE_SHIFT … #define CG_RLC_RSP_TYPE_MASK … #define CG_RLC_RSP_TYPE_SHIFT … #define CG_FC_T … #define FC_T(x) … #define FC_T_MASK … #define FC_TU(x) … #define FC_TU_MASK … #define GPIOPAD_MASK … #define GPIOPAD_A … #define GPIOPAD_EN … #define GRBM_PWR_CNTL … #define REQ_TYPE_MASK … #define REQ_TYPE_SHIFT … #define RSP_TYPE_MASK … #define RSP_TYPE_SHIFT … /* * UVD */ #define UVD_SEMA_ADDR_LOW … #define UVD_SEMA_ADDR_HIGH … #define UVD_SEMA_CMD … #define UVD_GPCOM_VCPU_CMD … #define UVD_GPCOM_VCPU_DATA0 … #define UVD_GPCOM_VCPU_DATA1 … #define UVD_ENGINE_CNTL … #define UVD_NO_OP … #define UVD_SEMA_CNTL … #define UVD_RB_ARB_CTRL … #define UVD_LMI_EXT40_ADDR … #define UVD_CGC_GATE … #define UVD_LMI_CTRL2 … #define UVD_MASTINT_EN … #define UVD_FW_START … #define UVD_LMI_ADDR_EXT … #define UVD_LMI_CTRL … #define UVD_LMI_SWAP_CNTL … #define UVD_MP_SWAP_CNTL … #define UVD_MPC_CNTL … #define UVD_MPC_SET_MUXA0 … #define UVD_MPC_SET_MUXA1 … #define UVD_MPC_SET_MUXB0 … #define UVD_MPC_SET_MUXB1 … #define UVD_MPC_SET_MUX … #define UVD_MPC_SET_ALU … #define UVD_VCPU_CACHE_OFFSET0 … #define UVD_VCPU_CACHE_SIZE0 … #define UVD_VCPU_CACHE_OFFSET1 … #define UVD_VCPU_CACHE_SIZE1 … #define UVD_VCPU_CACHE_OFFSET2 … #define UVD_VCPU_CACHE_SIZE2 … #define UVD_VCPU_CNTL … #define UVD_SOFT_RESET … #define RBC_SOFT_RESET … #define LBSI_SOFT_RESET … #define LMI_SOFT_RESET … #define VCPU_SOFT_RESET … #define CSM_SOFT_RESET … #define CXW_SOFT_RESET … #define TAP_SOFT_RESET … #define LMI_UMC_SOFT_RESET … #define UVD_RBC_IB_BASE … #define UVD_RBC_IB_SIZE … #define UVD_RBC_RB_BASE … #define UVD_RBC_RB_RPTR … #define UVD_RBC_RB_WPTR … #define UVD_RBC_RB_WPTR_CNTL … #define UVD_STATUS … #define UVD_SEMA_TIMEOUT_STATUS … #define UVD_SEMA_WAIT_INCOMPLETE_TIMEOUT_CNTL … #define UVD_SEMA_WAIT_FAULT_TIMEOUT_CNTL … #define UVD_SEMA_SIGNAL_INCOMPLETE_TIMEOUT_CNTL … #define UVD_RBC_RB_CNTL … #define UVD_RBC_RB_RPTR_ADDR … #define UVD_CONTEXT_ID … /* rs780 only */ #define GFX_MACRO_BYPASS_CNTL … #define SPLL_BYPASS_CNTL … #define UPLL_BYPASS_CNTL … #define CG_UPLL_FUNC_CNTL … #define UPLL_RESET_MASK … #define UPLL_SLEEP_MASK … #define UPLL_BYPASS_EN_MASK … #define UPLL_CTLREQ_MASK … #define UPLL_FB_DIV(x) … #define UPLL_FB_DIV_MASK … #define UPLL_REF_DIV(x) … #define UPLL_REF_DIV_MASK … #define UPLL_REFCLK_SRC_SEL_MASK … #define UPLL_CTLACK_MASK … #define UPLL_CTLACK2_MASK … #define CG_UPLL_FUNC_CNTL_2 … #define UPLL_SW_HILEN(x) … #define UPLL_SW_LOLEN(x) … #define UPLL_SW_HILEN2(x) … #define UPLL_SW_LOLEN2(x) … #define UPLL_DIVEN_MASK … #define UPLL_DIVEN2_MASK … #define UPLL_SW_MASK … #define VCLK_SRC_SEL(x) … #define VCLK_SRC_SEL_MASK … #define DCLK_SRC_SEL(x) … #define DCLK_SRC_SEL_MASK … /* * PM4 */ #define PACKET0(reg, n) … #define PACKET3(op, n) … /* Packet 3 types */ #define PACKET3_NOP … #define PACKET3_INDIRECT_BUFFER_END … #define PACKET3_SET_PREDICATION … #define PACKET3_REG_RMW … #define PACKET3_COND_EXEC … #define PACKET3_PRED_EXEC … #define PACKET3_START_3D_CMDBUF … #define PACKET3_DRAW_INDEX_2 … #define PACKET3_CONTEXT_CONTROL … #define PACKET3_DRAW_INDEX_IMMD_BE … #define PACKET3_INDEX_TYPE … #define PACKET3_DRAW_INDEX … #define PACKET3_DRAW_INDEX_AUTO … #define PACKET3_DRAW_INDEX_IMMD … #define PACKET3_NUM_INSTANCES … #define PACKET3_STRMOUT_BUFFER_UPDATE … #define PACKET3_INDIRECT_BUFFER_MP … #define PACKET3_MEM_SEMAPHORE … #define PACKET3_SEM_WAIT_ON_SIGNAL … #define PACKET3_SEM_SEL_SIGNAL … #define PACKET3_SEM_SEL_WAIT … #define PACKET3_MPEG_INDEX … #define PACKET3_COPY_DW … #define PACKET3_WAIT_REG_MEM … #define PACKET3_MEM_WRITE … #define PACKET3_INDIRECT_BUFFER … #define PACKET3_CP_DMA … /* 1. header * 2. SRC_ADDR_LO [31:0] * 3. CP_SYNC [31] | SRC_ADDR_HI [7:0] * 4. DST_ADDR_LO [31:0] * 5. DST_ADDR_HI [7:0] * 6. COMMAND [29:22] | BYTE_COUNT [20:0] */ #define PACKET3_CP_DMA_CP_SYNC … /* COMMAND */ #define PACKET3_CP_DMA_CMD_SRC_SWAP(x) … /* 0 - none * 1 - 8 in 16 * 2 - 8 in 32 * 3 - 8 in 64 */ #define PACKET3_CP_DMA_CMD_DST_SWAP(x) … /* 0 - none * 1 - 8 in 16 * 2 - 8 in 32 * 3 - 8 in 64 */ #define PACKET3_CP_DMA_CMD_SAS … /* 0 - memory * 1 - register */ #define PACKET3_CP_DMA_CMD_DAS … /* 0 - memory * 1 - register */ #define PACKET3_CP_DMA_CMD_SAIC … #define PACKET3_CP_DMA_CMD_DAIC … #define PACKET3_PFP_SYNC_ME … #define PACKET3_SURFACE_SYNC … #define PACKET3_CB0_DEST_BASE_ENA … #define PACKET3_FULL_CACHE_ENA … #define PACKET3_TC_ACTION_ENA … #define PACKET3_VC_ACTION_ENA … #define PACKET3_CB_ACTION_ENA … #define PACKET3_DB_ACTION_ENA … #define PACKET3_SH_ACTION_ENA … #define PACKET3_SMX_ACTION_ENA … #define PACKET3_ME_INITIALIZE … #define PACKET3_ME_INITIALIZE_DEVICE_ID(x) … #define PACKET3_COND_WRITE … #define PACKET3_EVENT_WRITE … #define EVENT_TYPE(x) … #define EVENT_INDEX(x) … /* 0 - any non-TS event * 1 - ZPASS_DONE * 2 - SAMPLE_PIPELINESTAT * 3 - SAMPLE_STREAMOUTSTAT* * 4 - *S_PARTIAL_FLUSH * 5 - TS events */ #define PACKET3_EVENT_WRITE_EOP … #define DATA_SEL(x) … /* 0 - discard * 1 - send low 32bit data * 2 - send 64bit data * 3 - send 64bit counter value */ #define INT_SEL(x) … /* 0 - none * 1 - interrupt only (DATA_SEL = 0) * 2 - interrupt when data write is confirmed */ #define PACKET3_ONE_REG_WRITE … #define PACKET3_SET_CONFIG_REG … #define PACKET3_SET_CONFIG_REG_OFFSET … #define PACKET3_SET_CONFIG_REG_END … #define PACKET3_SET_CONTEXT_REG … #define PACKET3_SET_CONTEXT_REG_OFFSET … #define PACKET3_SET_CONTEXT_REG_END … #define PACKET3_SET_ALU_CONST … #define PACKET3_SET_ALU_CONST_OFFSET … #define PACKET3_SET_ALU_CONST_END … #define PACKET3_SET_BOOL_CONST … #define PACKET3_SET_BOOL_CONST_OFFSET … #define PACKET3_SET_BOOL_CONST_END … #define PACKET3_SET_LOOP_CONST … #define PACKET3_SET_LOOP_CONST_OFFSET … #define PACKET3_SET_LOOP_CONST_END … #define PACKET3_SET_RESOURCE … #define PACKET3_SET_RESOURCE_OFFSET … #define PACKET3_SET_RESOURCE_END … #define PACKET3_SET_SAMPLER … #define PACKET3_SET_SAMPLER_OFFSET … #define PACKET3_SET_SAMPLER_END … #define PACKET3_SET_CTL_CONST … #define PACKET3_SET_CTL_CONST_OFFSET … #define PACKET3_SET_CTL_CONST_END … #define PACKET3_STRMOUT_BASE_UPDATE … #define PACKET3_SURFACE_BASE_UPDATE … #define R_000011_K8_FB_LOCATION … #define R_000012_MC_MISC_UMA_CNTL … #define G_000012_K8_ADDR_EXT(x) … #define R_0028F8_MC_INDEX … #define S_0028F8_MC_IND_ADDR(x) … #define C_0028F8_MC_IND_ADDR … #define S_0028F8_MC_IND_WR_EN(x) … #define R_0028FC_MC_DATA … #define R_008020_GRBM_SOFT_RESET … #define S_008020_SOFT_RESET_CP(x) … #define S_008020_SOFT_RESET_CB(x) … #define S_008020_SOFT_RESET_CR(x) … #define S_008020_SOFT_RESET_DB(x) … #define S_008020_SOFT_RESET_PA(x) … #define S_008020_SOFT_RESET_SC(x) … #define S_008020_SOFT_RESET_SMX(x) … #define S_008020_SOFT_RESET_SPI(x) … #define S_008020_SOFT_RESET_SH(x) … #define S_008020_SOFT_RESET_SX(x) … #define S_008020_SOFT_RESET_TC(x) … #define S_008020_SOFT_RESET_TA(x) … #define S_008020_SOFT_RESET_VC(x) … #define S_008020_SOFT_RESET_VGT(x) … #define R_008010_GRBM_STATUS … #define S_008010_CMDFIFO_AVAIL(x) … #define S_008010_CP_RQ_PENDING(x) … #define S_008010_CF_RQ_PENDING(x) … #define S_008010_PF_RQ_PENDING(x) … #define S_008010_GRBM_EE_BUSY(x) … #define S_008010_VC_BUSY(x) … #define S_008010_DB03_CLEAN(x) … #define S_008010_CB03_CLEAN(x) … #define S_008010_VGT_BUSY_NO_DMA(x) … #define S_008010_VGT_BUSY(x) … #define S_008010_TA03_BUSY(x) … #define S_008010_TC_BUSY(x) … #define S_008010_SX_BUSY(x) … #define S_008010_SH_BUSY(x) … #define S_008010_SPI03_BUSY(x) … #define S_008010_SMX_BUSY(x) … #define S_008010_SC_BUSY(x) … #define S_008010_PA_BUSY(x) … #define S_008010_DB03_BUSY(x) … #define S_008010_CR_BUSY(x) … #define S_008010_CP_COHERENCY_BUSY(x) … #define S_008010_CP_BUSY(x) … #define S_008010_CB03_BUSY(x) … #define S_008010_GUI_ACTIVE(x) … #define G_008010_CMDFIFO_AVAIL(x) … #define G_008010_CP_RQ_PENDING(x) … #define G_008010_CF_RQ_PENDING(x) … #define G_008010_PF_RQ_PENDING(x) … #define G_008010_GRBM_EE_BUSY(x) … #define G_008010_VC_BUSY(x) … #define G_008010_DB03_CLEAN(x) … #define G_008010_CB03_CLEAN(x) … #define G_008010_TA_BUSY(x) … #define G_008010_VGT_BUSY_NO_DMA(x) … #define G_008010_VGT_BUSY(x) … #define G_008010_TA03_BUSY(x) … #define G_008010_TC_BUSY(x) … #define G_008010_SX_BUSY(x) … #define G_008010_SH_BUSY(x) … #define G_008010_SPI03_BUSY(x) … #define G_008010_SMX_BUSY(x) … #define G_008010_SC_BUSY(x) … #define G_008010_PA_BUSY(x) … #define G_008010_DB03_BUSY(x) … #define G_008010_CR_BUSY(x) … #define G_008010_CP_COHERENCY_BUSY(x) … #define G_008010_CP_BUSY(x) … #define G_008010_CB03_BUSY(x) … #define G_008010_GUI_ACTIVE(x) … #define R_008014_GRBM_STATUS2 … #define S_008014_CR_CLEAN(x) … #define S_008014_SMX_CLEAN(x) … #define S_008014_SPI0_BUSY(x) … #define S_008014_SPI1_BUSY(x) … #define S_008014_SPI2_BUSY(x) … #define S_008014_SPI3_BUSY(x) … #define S_008014_TA0_BUSY(x) … #define S_008014_TA1_BUSY(x) … #define S_008014_TA2_BUSY(x) … #define S_008014_TA3_BUSY(x) … #define S_008014_DB0_BUSY(x) … #define S_008014_DB1_BUSY(x) … #define S_008014_DB2_BUSY(x) … #define S_008014_DB3_BUSY(x) … #define S_008014_CB0_BUSY(x) … #define S_008014_CB1_BUSY(x) … #define S_008014_CB2_BUSY(x) … #define S_008014_CB3_BUSY(x) … #define G_008014_CR_CLEAN(x) … #define G_008014_SMX_CLEAN(x) … #define G_008014_SPI0_BUSY(x) … #define G_008014_SPI1_BUSY(x) … #define G_008014_SPI2_BUSY(x) … #define G_008014_SPI3_BUSY(x) … #define G_008014_TA0_BUSY(x) … #define G_008014_TA1_BUSY(x) … #define G_008014_TA2_BUSY(x) … #define G_008014_TA3_BUSY(x) … #define G_008014_DB0_BUSY(x) … #define G_008014_DB1_BUSY(x) … #define G_008014_DB2_BUSY(x) … #define G_008014_DB3_BUSY(x) … #define G_008014_CB0_BUSY(x) … #define G_008014_CB1_BUSY(x) … #define G_008014_CB2_BUSY(x) … #define G_008014_CB3_BUSY(x) … #define R_000E50_SRBM_STATUS … #define G_000E50_RLC_RQ_PENDING(x) … #define G_000E50_RCU_RQ_PENDING(x) … #define G_000E50_GRBM_RQ_PENDING(x) … #define G_000E50_HI_RQ_PENDING(x) … #define G_000E50_IO_EXTERN_SIGNAL(x) … #define G_000E50_VMC_BUSY(x) … #define G_000E50_MCB_BUSY(x) … #define G_000E50_MCDZ_BUSY(x) … #define G_000E50_MCDY_BUSY(x) … #define G_000E50_MCDX_BUSY(x) … #define G_000E50_MCDW_BUSY(x) … #define G_000E50_SEM_BUSY(x) … #define G_000E50_RLC_BUSY(x) … #define G_000E50_IH_BUSY(x) … #define G_000E50_BIF_BUSY(x) … #define R_000E60_SRBM_SOFT_RESET … #define S_000E60_SOFT_RESET_BIF(x) … #define S_000E60_SOFT_RESET_CG(x) … #define S_000E60_SOFT_RESET_CMC(x) … #define S_000E60_SOFT_RESET_CSC(x) … #define S_000E60_SOFT_RESET_DC(x) … #define S_000E60_SOFT_RESET_GRBM(x) … #define S_000E60_SOFT_RESET_HDP(x) … #define S_000E60_SOFT_RESET_IH(x) … #define S_000E60_SOFT_RESET_MC(x) … #define S_000E60_SOFT_RESET_RLC(x) … #define S_000E60_SOFT_RESET_ROM(x) … #define S_000E60_SOFT_RESET_SEM(x) … #define S_000E60_SOFT_RESET_TSC(x) … #define S_000E60_SOFT_RESET_VMC(x) … #define R_005480_HDP_MEM_COHERENCY_FLUSH_CNTL … #define R_028C04_PA_SC_AA_CONFIG … #define S_028C04_MSAA_NUM_SAMPLES(x) … #define G_028C04_MSAA_NUM_SAMPLES(x) … #define C_028C04_MSAA_NUM_SAMPLES … #define S_028C04_AA_MASK_CENTROID_DTMN(x) … #define G_028C04_AA_MASK_CENTROID_DTMN(x) … #define C_028C04_AA_MASK_CENTROID_DTMN … #define S_028C04_MAX_SAMPLE_DIST(x) … #define G_028C04_MAX_SAMPLE_DIST(x) … #define C_028C04_MAX_SAMPLE_DIST … #define R_0280E0_CB_COLOR0_FRAG … #define S_0280E0_BASE_256B(x) … #define G_0280E0_BASE_256B(x) … #define C_0280E0_BASE_256B … #define R_0280E4_CB_COLOR1_FRAG … #define R_0280E8_CB_COLOR2_FRAG … #define R_0280EC_CB_COLOR3_FRAG … #define R_0280F0_CB_COLOR4_FRAG … #define R_0280F4_CB_COLOR5_FRAG … #define R_0280F8_CB_COLOR6_FRAG … #define R_0280FC_CB_COLOR7_FRAG … #define R_0280C0_CB_COLOR0_TILE … #define S_0280C0_BASE_256B(x) … #define G_0280C0_BASE_256B(x) … #define C_0280C0_BASE_256B … #define R_0280C4_CB_COLOR1_TILE … #define R_0280C8_CB_COLOR2_TILE … #define R_0280CC_CB_COLOR3_TILE … #define R_0280D0_CB_COLOR4_TILE … #define R_0280D4_CB_COLOR5_TILE … #define R_0280D8_CB_COLOR6_TILE … #define R_0280DC_CB_COLOR7_TILE … #define R_0280A0_CB_COLOR0_INFO … #define S_0280A0_ENDIAN(x) … #define G_0280A0_ENDIAN(x) … #define C_0280A0_ENDIAN … #define S_0280A0_FORMAT(x) … #define G_0280A0_FORMAT(x) … #define C_0280A0_FORMAT … #define V_0280A0_COLOR_INVALID … #define V_0280A0_COLOR_8 … #define V_0280A0_COLOR_4_4 … #define V_0280A0_COLOR_3_3_2 … #define V_0280A0_COLOR_16 … #define V_0280A0_COLOR_16_FLOAT … #define V_0280A0_COLOR_8_8 … #define V_0280A0_COLOR_5_6_5 … #define V_0280A0_COLOR_6_5_5 … #define V_0280A0_COLOR_1_5_5_5 … #define V_0280A0_COLOR_4_4_4_4 … #define V_0280A0_COLOR_5_5_5_1 … #define V_0280A0_COLOR_32 … #define V_0280A0_COLOR_32_FLOAT … #define V_0280A0_COLOR_16_16 … #define V_0280A0_COLOR_16_16_FLOAT … #define V_0280A0_COLOR_8_24 … #define V_0280A0_COLOR_8_24_FLOAT … #define V_0280A0_COLOR_24_8 … #define V_0280A0_COLOR_24_8_FLOAT … #define V_0280A0_COLOR_10_11_11 … #define V_0280A0_COLOR_10_11_11_FLOAT … #define V_0280A0_COLOR_11_11_10 … #define V_0280A0_COLOR_11_11_10_FLOAT … #define V_0280A0_COLOR_2_10_10_10 … #define V_0280A0_COLOR_8_8_8_8 … #define V_0280A0_COLOR_10_10_10_2 … #define V_0280A0_COLOR_X24_8_32_FLOAT … #define V_0280A0_COLOR_32_32 … #define V_0280A0_COLOR_32_32_FLOAT … #define V_0280A0_COLOR_16_16_16_16 … #define V_0280A0_COLOR_16_16_16_16_FLOAT … #define V_0280A0_COLOR_32_32_32_32 … #define V_0280A0_COLOR_32_32_32_32_FLOAT … #define S_0280A0_ARRAY_MODE(x) … #define G_0280A0_ARRAY_MODE(x) … #define C_0280A0_ARRAY_MODE … #define V_0280A0_ARRAY_LINEAR_GENERAL … #define V_0280A0_ARRAY_LINEAR_ALIGNED … #define V_0280A0_ARRAY_1D_TILED_THIN1 … #define V_0280A0_ARRAY_2D_TILED_THIN1 … #define S_0280A0_NUMBER_TYPE(x) … #define G_0280A0_NUMBER_TYPE(x) … #define C_0280A0_NUMBER_TYPE … #define S_0280A0_READ_SIZE(x) … #define G_0280A0_READ_SIZE(x) … #define C_0280A0_READ_SIZE … #define S_0280A0_COMP_SWAP(x) … #define G_0280A0_COMP_SWAP(x) … #define C_0280A0_COMP_SWAP … #define S_0280A0_TILE_MODE(x) … #define G_0280A0_TILE_MODE(x) … #define C_0280A0_TILE_MODE … #define V_0280A0_TILE_DISABLE … #define V_0280A0_CLEAR_ENABLE … #define V_0280A0_FRAG_ENABLE … #define S_0280A0_BLEND_CLAMP(x) … #define G_0280A0_BLEND_CLAMP(x) … #define C_0280A0_BLEND_CLAMP … #define S_0280A0_CLEAR_COLOR(x) … #define G_0280A0_CLEAR_COLOR(x) … #define C_0280A0_CLEAR_COLOR … #define S_0280A0_BLEND_BYPASS(x) … #define G_0280A0_BLEND_BYPASS(x) … #define C_0280A0_BLEND_BYPASS … #define S_0280A0_BLEND_FLOAT32(x) … #define G_0280A0_BLEND_FLOAT32(x) … #define C_0280A0_BLEND_FLOAT32 … #define S_0280A0_SIMPLE_FLOAT(x) … #define G_0280A0_SIMPLE_FLOAT(x) … #define C_0280A0_SIMPLE_FLOAT … #define S_0280A0_ROUND_MODE(x) … #define G_0280A0_ROUND_MODE(x) … #define C_0280A0_ROUND_MODE … #define S_0280A0_TILE_COMPACT(x) … #define G_0280A0_TILE_COMPACT(x) … #define C_0280A0_TILE_COMPACT … #define S_0280A0_SOURCE_FORMAT(x) … #define G_0280A0_SOURCE_FORMAT(x) … #define C_0280A0_SOURCE_FORMAT … #define R_0280A4_CB_COLOR1_INFO … #define R_0280A8_CB_COLOR2_INFO … #define R_0280AC_CB_COLOR3_INFO … #define R_0280B0_CB_COLOR4_INFO … #define R_0280B4_CB_COLOR5_INFO … #define R_0280B8_CB_COLOR6_INFO … #define R_0280BC_CB_COLOR7_INFO … #define R_028060_CB_COLOR0_SIZE … #define S_028060_PITCH_TILE_MAX(x) … #define G_028060_PITCH_TILE_MAX(x) … #define C_028060_PITCH_TILE_MAX … #define S_028060_SLICE_TILE_MAX(x) … #define G_028060_SLICE_TILE_MAX(x) … #define C_028060_SLICE_TILE_MAX … #define R_028064_CB_COLOR1_SIZE … #define R_028068_CB_COLOR2_SIZE … #define R_02806C_CB_COLOR3_SIZE … #define R_028070_CB_COLOR4_SIZE … #define R_028074_CB_COLOR5_SIZE … #define R_028078_CB_COLOR6_SIZE … #define R_02807C_CB_COLOR7_SIZE … #define R_028238_CB_TARGET_MASK … #define S_028238_TARGET0_ENABLE(x) … #define G_028238_TARGET0_ENABLE(x) … #define C_028238_TARGET0_ENABLE … #define S_028238_TARGET1_ENABLE(x) … #define G_028238_TARGET1_ENABLE(x) … #define C_028238_TARGET1_ENABLE … #define S_028238_TARGET2_ENABLE(x) … #define G_028238_TARGET2_ENABLE(x) … #define C_028238_TARGET2_ENABLE … #define S_028238_TARGET3_ENABLE(x) … #define G_028238_TARGET3_ENABLE(x) … #define C_028238_TARGET3_ENABLE … #define S_028238_TARGET4_ENABLE(x) … #define G_028238_TARGET4_ENABLE(x) … #define C_028238_TARGET4_ENABLE … #define S_028238_TARGET5_ENABLE(x) … #define G_028238_TARGET5_ENABLE(x) … #define C_028238_TARGET5_ENABLE … #define S_028238_TARGET6_ENABLE(x) … #define G_028238_TARGET6_ENABLE(x) … #define C_028238_TARGET6_ENABLE … #define S_028238_TARGET7_ENABLE(x) … #define G_028238_TARGET7_ENABLE(x) … #define C_028238_TARGET7_ENABLE … #define R_02823C_CB_SHADER_MASK … #define S_02823C_OUTPUT0_ENABLE(x) … #define G_02823C_OUTPUT0_ENABLE(x) … #define C_02823C_OUTPUT0_ENABLE … #define S_02823C_OUTPUT1_ENABLE(x) … #define G_02823C_OUTPUT1_ENABLE(x) … #define C_02823C_OUTPUT1_ENABLE … #define S_02823C_OUTPUT2_ENABLE(x) … #define G_02823C_OUTPUT2_ENABLE(x) … #define C_02823C_OUTPUT2_ENABLE … #define S_02823C_OUTPUT3_ENABLE(x) … #define G_02823C_OUTPUT3_ENABLE(x) … #define C_02823C_OUTPUT3_ENABLE … #define S_02823C_OUTPUT4_ENABLE(x) … #define G_02823C_OUTPUT4_ENABLE(x) … #define C_02823C_OUTPUT4_ENABLE … #define S_02823C_OUTPUT5_ENABLE(x) … #define G_02823C_OUTPUT5_ENABLE(x) … #define C_02823C_OUTPUT5_ENABLE … #define S_02823C_OUTPUT6_ENABLE(x) … #define G_02823C_OUTPUT6_ENABLE(x) … #define C_02823C_OUTPUT6_ENABLE … #define S_02823C_OUTPUT7_ENABLE(x) … #define G_02823C_OUTPUT7_ENABLE(x) … #define C_02823C_OUTPUT7_ENABLE … #define R_028AB0_VGT_STRMOUT_EN … #define S_028AB0_STREAMOUT(x) … #define G_028AB0_STREAMOUT(x) … #define C_028AB0_STREAMOUT … #define R_028B20_VGT_STRMOUT_BUFFER_EN … #define S_028B20_BUFFER_0_EN(x) … #define G_028B20_BUFFER_0_EN(x) … #define C_028B20_BUFFER_0_EN … #define S_028B20_BUFFER_1_EN(x) … #define G_028B20_BUFFER_1_EN(x) … #define C_028B20_BUFFER_1_EN … #define S_028B20_BUFFER_2_EN(x) … #define G_028B20_BUFFER_2_EN(x) … #define C_028B20_BUFFER_2_EN … #define S_028B20_BUFFER_3_EN(x) … #define G_028B20_BUFFER_3_EN(x) … #define C_028B20_BUFFER_3_EN … #define S_028B20_SIZE(x) … #define G_028B20_SIZE(x) … #define C_028B20_SIZE … #define R_038000_SQ_TEX_RESOURCE_WORD0_0 … #define S_038000_DIM(x) … #define G_038000_DIM(x) … #define C_038000_DIM … #define V_038000_SQ_TEX_DIM_1D … #define V_038000_SQ_TEX_DIM_2D … #define V_038000_SQ_TEX_DIM_3D … #define V_038000_SQ_TEX_DIM_CUBEMAP … #define V_038000_SQ_TEX_DIM_1D_ARRAY … #define V_038000_SQ_TEX_DIM_2D_ARRAY … #define V_038000_SQ_TEX_DIM_2D_MSAA … #define V_038000_SQ_TEX_DIM_2D_ARRAY_MSAA … #define S_038000_TILE_MODE(x) … #define G_038000_TILE_MODE(x) … #define C_038000_TILE_MODE … #define V_038000_ARRAY_LINEAR_GENERAL … #define V_038000_ARRAY_LINEAR_ALIGNED … #define V_038000_ARRAY_1D_TILED_THIN1 … #define V_038000_ARRAY_2D_TILED_THIN1 … #define S_038000_TILE_TYPE(x) … #define G_038000_TILE_TYPE(x) … #define C_038000_TILE_TYPE … #define S_038000_PITCH(x) … #define G_038000_PITCH(x) … #define C_038000_PITCH … #define S_038000_TEX_WIDTH(x) … #define G_038000_TEX_WIDTH(x) … #define C_038000_TEX_WIDTH … #define R_038004_SQ_TEX_RESOURCE_WORD1_0 … #define S_038004_TEX_HEIGHT(x) … #define G_038004_TEX_HEIGHT(x) … #define C_038004_TEX_HEIGHT … #define S_038004_TEX_DEPTH(x) … #define G_038004_TEX_DEPTH(x) … #define C_038004_TEX_DEPTH … #define S_038004_DATA_FORMAT(x) … #define G_038004_DATA_FORMAT(x) … #define C_038004_DATA_FORMAT … #define V_038004_COLOR_INVALID … #define V_038004_COLOR_8 … #define V_038004_COLOR_4_4 … #define V_038004_COLOR_3_3_2 … #define V_038004_COLOR_16 … #define V_038004_COLOR_16_FLOAT … #define V_038004_COLOR_8_8 … #define V_038004_COLOR_5_6_5 … #define V_038004_COLOR_6_5_5 … #define V_038004_COLOR_1_5_5_5 … #define V_038004_COLOR_4_4_4_4 … #define V_038004_COLOR_5_5_5_1 … #define V_038004_COLOR_32 … #define V_038004_COLOR_32_FLOAT … #define V_038004_COLOR_16_16 … #define V_038004_COLOR_16_16_FLOAT … #define V_038004_COLOR_8_24 … #define V_038004_COLOR_8_24_FLOAT … #define V_038004_COLOR_24_8 … #define V_038004_COLOR_24_8_FLOAT … #define V_038004_COLOR_10_11_11 … #define V_038004_COLOR_10_11_11_FLOAT … #define V_038004_COLOR_11_11_10 … #define V_038004_COLOR_11_11_10_FLOAT … #define V_038004_COLOR_2_10_10_10 … #define V_038004_COLOR_8_8_8_8 … #define V_038004_COLOR_10_10_10_2 … #define V_038004_COLOR_X24_8_32_FLOAT … #define V_038004_COLOR_32_32 … #define V_038004_COLOR_32_32_FLOAT … #define V_038004_COLOR_16_16_16_16 … #define V_038004_COLOR_16_16_16_16_FLOAT … #define V_038004_COLOR_32_32_32_32 … #define V_038004_COLOR_32_32_32_32_FLOAT … #define V_038004_FMT_1 … #define V_038004_FMT_GB_GR … #define V_038004_FMT_BG_RG … #define V_038004_FMT_32_AS_8 … #define V_038004_FMT_32_AS_8_8 … #define V_038004_FMT_5_9_9_9_SHAREDEXP … #define V_038004_FMT_8_8_8 … #define V_038004_FMT_16_16_16 … #define V_038004_FMT_16_16_16_FLOAT … #define V_038004_FMT_32_32_32 … #define V_038004_FMT_32_32_32_FLOAT … #define V_038004_FMT_BC1 … #define V_038004_FMT_BC2 … #define V_038004_FMT_BC3 … #define V_038004_FMT_BC4 … #define V_038004_FMT_BC5 … #define V_038004_FMT_BC6 … #define V_038004_FMT_BC7 … #define V_038004_FMT_32_AS_32_32_32_32 … #define R_038010_SQ_TEX_RESOURCE_WORD4_0 … #define S_038010_FORMAT_COMP_X(x) … #define G_038010_FORMAT_COMP_X(x) … #define C_038010_FORMAT_COMP_X … #define S_038010_FORMAT_COMP_Y(x) … #define G_038010_FORMAT_COMP_Y(x) … #define C_038010_FORMAT_COMP_Y … #define S_038010_FORMAT_COMP_Z(x) … #define G_038010_FORMAT_COMP_Z(x) … #define C_038010_FORMAT_COMP_Z … #define S_038010_FORMAT_COMP_W(x) … #define G_038010_FORMAT_COMP_W(x) … #define C_038010_FORMAT_COMP_W … #define S_038010_NUM_FORMAT_ALL(x) … #define G_038010_NUM_FORMAT_ALL(x) … #define C_038010_NUM_FORMAT_ALL … #define S_038010_SRF_MODE_ALL(x) … #define G_038010_SRF_MODE_ALL(x) … #define C_038010_SRF_MODE_ALL … #define S_038010_FORCE_DEGAMMA(x) … #define G_038010_FORCE_DEGAMMA(x) … #define C_038010_FORCE_DEGAMMA … #define S_038010_ENDIAN_SWAP(x) … #define G_038010_ENDIAN_SWAP(x) … #define C_038010_ENDIAN_SWAP … #define S_038010_REQUEST_SIZE(x) … #define G_038010_REQUEST_SIZE(x) … #define C_038010_REQUEST_SIZE … #define S_038010_DST_SEL_X(x) … #define G_038010_DST_SEL_X(x) … #define C_038010_DST_SEL_X … #define S_038010_DST_SEL_Y(x) … #define G_038010_DST_SEL_Y(x) … #define C_038010_DST_SEL_Y … #define S_038010_DST_SEL_Z(x) … #define G_038010_DST_SEL_Z(x) … #define C_038010_DST_SEL_Z … #define S_038010_DST_SEL_W(x) … #define G_038010_DST_SEL_W(x) … #define C_038010_DST_SEL_W … #define SQ_SEL_X … #define SQ_SEL_Y … #define SQ_SEL_Z … #define SQ_SEL_W … #define SQ_SEL_0 … #define SQ_SEL_1 … #define S_038010_BASE_LEVEL(x) … #define G_038010_BASE_LEVEL(x) … #define C_038010_BASE_LEVEL … #define R_038014_SQ_TEX_RESOURCE_WORD5_0 … #define S_038014_LAST_LEVEL(x) … #define G_038014_LAST_LEVEL(x) … #define C_038014_LAST_LEVEL … #define S_038014_BASE_ARRAY(x) … #define G_038014_BASE_ARRAY(x) … #define C_038014_BASE_ARRAY … #define S_038014_LAST_ARRAY(x) … #define G_038014_LAST_ARRAY(x) … #define C_038014_LAST_ARRAY … #define R_0288A8_SQ_ESGS_RING_ITEMSIZE … #define S_0288A8_ITEMSIZE(x) … #define G_0288A8_ITEMSIZE(x) … #define C_0288A8_ITEMSIZE … #define R_008C44_SQ_ESGS_RING_SIZE … #define S_008C44_MEM_SIZE(x) … #define G_008C44_MEM_SIZE(x) … #define C_008C44_MEM_SIZE … #define R_0288B0_SQ_ESTMP_RING_ITEMSIZE … #define S_0288B0_ITEMSIZE(x) … #define G_0288B0_ITEMSIZE(x) … #define C_0288B0_ITEMSIZE … #define R_008C54_SQ_ESTMP_RING_SIZE … #define S_008C54_MEM_SIZE(x) … #define G_008C54_MEM_SIZE(x) … #define C_008C54_MEM_SIZE … #define R_0288C0_SQ_FBUF_RING_ITEMSIZE … #define S_0288C0_ITEMSIZE(x) … #define G_0288C0_ITEMSIZE(x) … #define C_0288C0_ITEMSIZE … #define R_008C74_SQ_FBUF_RING_SIZE … #define S_008C74_MEM_SIZE(x) … #define G_008C74_MEM_SIZE(x) … #define C_008C74_MEM_SIZE … #define R_0288B4_SQ_GSTMP_RING_ITEMSIZE … #define S_0288B4_ITEMSIZE(x) … #define G_0288B4_ITEMSIZE(x) … #define C_0288B4_ITEMSIZE … #define R_008C5C_SQ_GSTMP_RING_SIZE … #define S_008C5C_MEM_SIZE(x) … #define G_008C5C_MEM_SIZE(x) … #define C_008C5C_MEM_SIZE … #define R_0288AC_SQ_GSVS_RING_ITEMSIZE … #define S_0288AC_ITEMSIZE(x) … #define G_0288AC_ITEMSIZE(x) … #define C_0288AC_ITEMSIZE … #define R_008C4C_SQ_GSVS_RING_SIZE … #define S_008C4C_MEM_SIZE(x) … #define G_008C4C_MEM_SIZE(x) … #define C_008C4C_MEM_SIZE … #define R_0288BC_SQ_PSTMP_RING_ITEMSIZE … #define S_0288BC_ITEMSIZE(x) … #define G_0288BC_ITEMSIZE(x) … #define C_0288BC_ITEMSIZE … #define R_008C6C_SQ_PSTMP_RING_SIZE … #define S_008C6C_MEM_SIZE(x) … #define G_008C6C_MEM_SIZE(x) … #define C_008C6C_MEM_SIZE … #define R_0288C4_SQ_REDUC_RING_ITEMSIZE … #define S_0288C4_ITEMSIZE(x) … #define G_0288C4_ITEMSIZE(x) … #define C_0288C4_ITEMSIZE … #define R_008C7C_SQ_REDUC_RING_SIZE … #define S_008C7C_MEM_SIZE(x) … #define G_008C7C_MEM_SIZE(x) … #define C_008C7C_MEM_SIZE … #define R_0288B8_SQ_VSTMP_RING_ITEMSIZE … #define S_0288B8_ITEMSIZE(x) … #define G_0288B8_ITEMSIZE(x) … #define C_0288B8_ITEMSIZE … #define R_008C64_SQ_VSTMP_RING_SIZE … #define S_008C64_MEM_SIZE(x) … #define G_008C64_MEM_SIZE(x) … #define C_008C64_MEM_SIZE … #define R_0288C8_SQ_GS_VERT_ITEMSIZE … #define S_0288C8_ITEMSIZE(x) … #define G_0288C8_ITEMSIZE(x) … #define C_0288C8_ITEMSIZE … #define R_028010_DB_DEPTH_INFO … #define S_028010_FORMAT(x) … #define G_028010_FORMAT(x) … #define C_028010_FORMAT … #define V_028010_DEPTH_INVALID … #define V_028010_DEPTH_16 … #define V_028010_DEPTH_X8_24 … #define V_028010_DEPTH_8_24 … #define V_028010_DEPTH_X8_24_FLOAT … #define V_028010_DEPTH_8_24_FLOAT … #define V_028010_DEPTH_32_FLOAT … #define V_028010_DEPTH_X24_8_32_FLOAT … #define S_028010_READ_SIZE(x) … #define G_028010_READ_SIZE(x) … #define C_028010_READ_SIZE … #define S_028010_ARRAY_MODE(x) … #define G_028010_ARRAY_MODE(x) … #define C_028010_ARRAY_MODE … #define V_028010_ARRAY_1D_TILED_THIN1 … #define V_028010_ARRAY_2D_TILED_THIN1 … #define S_028010_TILE_SURFACE_ENABLE(x) … #define G_028010_TILE_SURFACE_ENABLE(x) … #define C_028010_TILE_SURFACE_ENABLE … #define S_028010_TILE_COMPACT(x) … #define G_028010_TILE_COMPACT(x) … #define C_028010_TILE_COMPACT … #define S_028010_ZRANGE_PRECISION(x) … #define G_028010_ZRANGE_PRECISION(x) … #define C_028010_ZRANGE_PRECISION … #define R_028000_DB_DEPTH_SIZE … #define S_028000_PITCH_TILE_MAX(x) … #define G_028000_PITCH_TILE_MAX(x) … #define C_028000_PITCH_TILE_MAX … #define S_028000_SLICE_TILE_MAX(x) … #define G_028000_SLICE_TILE_MAX(x) … #define C_028000_SLICE_TILE_MAX … #define R_028004_DB_DEPTH_VIEW … #define S_028004_SLICE_START(x) … #define G_028004_SLICE_START(x) … #define C_028004_SLICE_START … #define S_028004_SLICE_MAX(x) … #define G_028004_SLICE_MAX(x) … #define C_028004_SLICE_MAX … #define R_028800_DB_DEPTH_CONTROL … #define S_028800_STENCIL_ENABLE(x) … #define G_028800_STENCIL_ENABLE(x) … #define C_028800_STENCIL_ENABLE … #define S_028800_Z_ENABLE(x) … #define G_028800_Z_ENABLE(x) … #define C_028800_Z_ENABLE … #define S_028800_Z_WRITE_ENABLE(x) … #define G_028800_Z_WRITE_ENABLE(x) … #define C_028800_Z_WRITE_ENABLE … #define S_028800_ZFUNC(x) … #define G_028800_ZFUNC(x) … #define C_028800_ZFUNC … #define S_028800_BACKFACE_ENABLE(x) … #define G_028800_BACKFACE_ENABLE(x) … #define C_028800_BACKFACE_ENABLE … #define S_028800_STENCILFUNC(x) … #define G_028800_STENCILFUNC(x) … #define C_028800_STENCILFUNC … #define S_028800_STENCILFAIL(x) … #define G_028800_STENCILFAIL(x) … #define C_028800_STENCILFAIL … #define S_028800_STENCILZPASS(x) … #define G_028800_STENCILZPASS(x) … #define C_028800_STENCILZPASS … #define S_028800_STENCILZFAIL(x) … #define G_028800_STENCILZFAIL(x) … #define C_028800_STENCILZFAIL … #define S_028800_STENCILFUNC_BF(x) … #define G_028800_STENCILFUNC_BF(x) … #define C_028800_STENCILFUNC_BF … #define S_028800_STENCILFAIL_BF(x) … #define G_028800_STENCILFAIL_BF(x) … #define C_028800_STENCILFAIL_BF … #define S_028800_STENCILZPASS_BF(x) … #define G_028800_STENCILZPASS_BF(x) … #define C_028800_STENCILZPASS_BF … #define S_028800_STENCILZFAIL_BF(x) … #define G_028800_STENCILZFAIL_BF(x) … #define C_028800_STENCILZFAIL_BF … #endif
Codebase Browser
linux