#ifndef DC_TYPES_H_
#define DC_TYPES_H_
#include "os_types.h"
#include "fixed31_32.h"
#include "irq_types.h"
#include "dc_ddc_types.h"
#include "dc_dp_types.h"
#include "dc_hdmi_types.h"
#include "dc_hw_types.h"
#include "dal_types.h"
#include "grph_object_defs.h"
#include "grph_object_ctrl_defs.h"
#include "dm_cp_psp.h"
struct dc_plane_state;
struct dc_stream_state;
struct dc_link;
struct dc_sink;
struct dal;
struct dc_dmub_srv;
enum dce_environment { … };
struct dc_perf_trace { … };
#define MAX_SURFACE_NUM …
#define NUM_PIXEL_FORMATS …
enum tiling_mode { … };
enum view_3d_format { … };
enum plane_stereo_format { … };
enum dc_edid_connector_type { … };
enum dc_edid_status { … };
enum act_return_status { … };
struct dc_cea_audio_mode { … };
struct dc_edid { … };
#define DEFAULT_SPEAKER_LOCATION …
#define DC_MAX_AUDIO_DESC_COUNT …
#define AUDIO_INFO_DISPLAY_NAME_SIZE_IN_CHARS …
struct dc_panel_patch { … };
struct dc_edid_caps { … };
struct dc_mode_flags { … };
enum dc_timing_source { … };
struct stereo_3d_features { … };
enum dc_timing_support_method { … };
struct dc_mode_info { … };
enum dc_power_state { … };
enum dc_video_power_state { … };
enum dc_acpi_cm_power_state { … };
enum dc_connection_type { … };
struct dc_csc_adjustments { … };
enum scaling_transformation { … };
enum display_content_type { … };
enum cm_gamut_adjust_type { … };
struct cm_grph_csc_adjustment { … };
struct dwb_stereo_params { … };
struct dc_dwb_cnv_params { … };
struct dc_dwb_params { … };
audio_sample_rates;
struct audio_speaker_flags { … };
struct audio_speaker_info { … };
struct audio_info_flags { … };
enum audio_format_code { … };
struct audio_mode { … };
struct audio_info { … };
struct audio_check { … };
enum dc_infoframe_type { … };
struct dc_info_packet { … };
struct dc_info_packet_128 { … };
#define DC_PLANE_UPDATE_TIMES_MAX …
struct dc_plane_flip_time { … };
enum dc_psr_state { … };
struct psr_config { … };
dmcu_psr_level;
enum physical_phy_id { … };
enum phy_type { … };
struct psr_context { … };
struct colorspace_transform { … };
enum i2c_mot_mode { … };
struct AsicStateEx { … };
enum dc_clock_type { … };
struct dc_clock_config { … };
struct hw_asic_id { … };
struct dc_context { … };
dsc_slice_caps1;
dsc_slice_caps2;
dsc_color_formats;
dsc_color_depth;
struct dsc_dec_dpcd_caps { … };
struct dc_golden_table { … };
enum dc_gpu_mem_alloc_type { … };
enum dc_link_encoding_format { … };
enum dc_psr_version { … };
enum display_endpoint_type { … };
struct display_endpoint_id { … };
#if defined(CONFIG_DRM_AMD_SECURE_DISPLAY)
struct otg_phy_mux { … };
#endif
enum dc_detect_reason { … };
struct dc_link_status { … };
hdcp_rx_caps;
hdcp_bcaps;
struct hdcp_caps { … };
struct link_mst_stream_allocation { … };
#define MAX_CONTROLLER_NUM …
struct link_mst_stream_allocation_table { … };
struct psr_settings { … };
enum replay_coasting_vtotal_type { … };
enum replay_link_off_frame_count_level { … };
enum replay_FW_Message_type { … };
replay_error_status;
struct replay_config { … };
struct replay_settings { … };
struct dc_panel_config { … };
#define MAX_SINKS_PER_LINK …
struct dc_dpia_bw_alloc { … };
enum dc_hpd_enable_select { … };
enum dc_cm2_shaper_3dlut_setting { … };
enum dc_cm2_gpu_mem_layout { … };
enum dc_cm2_gpu_mem_pixel_component_order { … };
enum dc_cm2_gpu_mem_format { … };
struct dc_cm2_gpu_mem_format_parameters { … };
enum dc_cm2_gpu_mem_size { … };
struct dc_cm2_gpu_mem_parameters { … };
enum dc_cm2_transfer_func_source { … };
struct dc_cm2_component_settings { … };
struct dc_cm2_func_luts { … };
struct dc_cm2_parameters { … };
enum mall_stream_type { … };
enum dc_power_source_type { … };
struct dc_state_create_params { … };
struct dc_commit_streams_params { … };
#endif