/* * Copyright (C) 2019 Advanced Micro Devices, Inc. * * Permission is hereby granted, free of charge, to any person obtaining a * copy of this software and associated documentation files (the "Software"), * to deal in the Software without restriction, including without limitation * the rights to use, copy, modify, merge, publish, distribute, sublicense, * and/or sell copies of the Software, and to permit persons to whom the * Software is furnished to do so, subject to the following conditions: * * The above copyright notice and this permission notice shall be included * in all copies or substantial portions of the Software. * * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS * OR IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL * THE COPYRIGHT HOLDER(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER LIABILITY, WHETHER IN * AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING FROM, OUT OF OR IN * CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER DEALINGS IN THE SOFTWARE. */ #ifndef _smuio_11_0_0_OFFSET_HEADER #define _smuio_11_0_0_OFFSET_HEADER // addressBlock: smuio_smuio_SmuSmuioDec // base address: 0x5a000 #define mmSMUSVI0_TEL_PLANE0 … #define mmSMUSVI0_TEL_PLANE0_BASE_IDX … #define mmSMUIO_MCM_CONFIG … #define mmSMUIO_MCM_CONFIG_BASE_IDX … #define mmCKSVII2C_IC_CON … #define mmCKSVII2C_IC_CON_BASE_IDX … #define mmCKSVII2C_IC_TAR … #define mmCKSVII2C_IC_TAR_BASE_IDX … #define mmCKSVII2C_IC_SAR … #define mmCKSVII2C_IC_SAR_BASE_IDX … #define mmCKSVII2C_IC_HS_MADDR … #define mmCKSVII2C_IC_HS_MADDR_BASE_IDX … #define mmCKSVII2C_IC_DATA_CMD … #define mmCKSVII2C_IC_DATA_CMD_BASE_IDX … #define mmCKSVII2C_IC_SS_SCL_HCNT … #define mmCKSVII2C_IC_SS_SCL_HCNT_BASE_IDX … #define mmCKSVII2C_IC_SS_SCL_LCNT … #define mmCKSVII2C_IC_SS_SCL_LCNT_BASE_IDX … #define mmCKSVII2C_IC_FS_SCL_HCNT … #define mmCKSVII2C_IC_FS_SCL_HCNT_BASE_IDX … #define mmCKSVII2C_IC_FS_SCL_LCNT … #define mmCKSVII2C_IC_FS_SCL_LCNT_BASE_IDX … #define mmCKSVII2C_IC_HS_SCL_HCNT … #define mmCKSVII2C_IC_HS_SCL_HCNT_BASE_IDX … #define mmCKSVII2C_IC_HS_SCL_LCNT … #define mmCKSVII2C_IC_HS_SCL_LCNT_BASE_IDX … #define mmCKSVII2C_IC_INTR_STAT … #define mmCKSVII2C_IC_INTR_STAT_BASE_IDX … #define mmCKSVII2C_IC_INTR_MASK … #define mmCKSVII2C_IC_INTR_MASK_BASE_IDX … #define mmCKSVII2C_IC_RAW_INTR_STAT … #define mmCKSVII2C_IC_RAW_INTR_STAT_BASE_IDX … #define mmCKSVII2C_IC_RX_TL … #define mmCKSVII2C_IC_RX_TL_BASE_IDX … #define mmCKSVII2C_IC_TX_TL … #define mmCKSVII2C_IC_TX_TL_BASE_IDX … #define mmCKSVII2C_IC_CLR_INTR … #define mmCKSVII2C_IC_CLR_INTR_BASE_IDX … #define mmCKSVII2C_IC_CLR_RX_UNDER … #define mmCKSVII2C_IC_CLR_RX_UNDER_BASE_IDX … #define mmCKSVII2C_IC_CLR_RX_OVER … #define mmCKSVII2C_IC_CLR_RX_OVER_BASE_IDX … #define mmCKSVII2C_IC_CLR_TX_OVER … #define mmCKSVII2C_IC_CLR_TX_OVER_BASE_IDX … #define mmCKSVII2C_IC_CLR_RD_REQ … #define mmCKSVII2C_IC_CLR_RD_REQ_BASE_IDX … #define mmCKSVII2C_IC_CLR_TX_ABRT … #define mmCKSVII2C_IC_CLR_TX_ABRT_BASE_IDX … #define mmCKSVII2C_IC_CLR_RX_DONE … #define mmCKSVII2C_IC_CLR_RX_DONE_BASE_IDX … #define mmCKSVII2C_IC_CLR_ACTIVITY … #define mmCKSVII2C_IC_CLR_ACTIVITY_BASE_IDX … #define mmCKSVII2C_IC_CLR_STOP_DET … #define mmCKSVII2C_IC_CLR_STOP_DET_BASE_IDX … #define mmCKSVII2C_IC_CLR_START_DET … #define mmCKSVII2C_IC_CLR_START_DET_BASE_IDX … #define mmCKSVII2C_IC_CLR_GEN_CALL … #define mmCKSVII2C_IC_CLR_GEN_CALL_BASE_IDX … #define mmCKSVII2C_IC_ENABLE … #define mmCKSVII2C_IC_ENABLE_BASE_IDX … #define mmCKSVII2C_IC_STATUS … #define mmCKSVII2C_IC_STATUS_BASE_IDX … #define mmCKSVII2C_IC_TXFLR … #define mmCKSVII2C_IC_TXFLR_BASE_IDX … #define mmCKSVII2C_IC_RXFLR … #define mmCKSVII2C_IC_RXFLR_BASE_IDX … #define mmCKSVII2C_IC_SDA_HOLD … #define mmCKSVII2C_IC_SDA_HOLD_BASE_IDX … #define mmCKSVII2C_IC_TX_ABRT_SOURCE … #define mmCKSVII2C_IC_TX_ABRT_SOURCE_BASE_IDX … #define mmCKSVII2C_IC_SLV_DATA_NACK_ONLY … #define mmCKSVII2C_IC_SLV_DATA_NACK_ONLY_BASE_IDX … #define mmCKSVII2C_IC_DMA_CR … #define mmCKSVII2C_IC_DMA_CR_BASE_IDX … #define mmCKSVII2C_IC_DMA_TDLR … #define mmCKSVII2C_IC_DMA_TDLR_BASE_IDX … #define mmCKSVII2C_IC_DMA_RDLR … #define mmCKSVII2C_IC_DMA_RDLR_BASE_IDX … #define mmCKSVII2C_IC_SDA_SETUP … #define mmCKSVII2C_IC_SDA_SETUP_BASE_IDX … #define mmCKSVII2C_IC_ACK_GENERAL_CALL … #define mmCKSVII2C_IC_ACK_GENERAL_CALL_BASE_IDX … #define mmCKSVII2C_IC_ENABLE_STATUS … #define mmCKSVII2C_IC_ENABLE_STATUS_BASE_IDX … #define mmCKSVII2C_IC_FS_SPKLEN … #define mmCKSVII2C_IC_FS_SPKLEN_BASE_IDX … #define mmCKSVII2C_IC_HS_SPKLEN … #define mmCKSVII2C_IC_HS_SPKLEN_BASE_IDX … #define mmCKSVII2C_IC_CLR_RESTART_DET … #define mmCKSVII2C_IC_CLR_RESTART_DET_BASE_IDX … #define mmCKSVII2C_IC_COMP_PARAM_1 … #define mmCKSVII2C_IC_COMP_PARAM_1_BASE_IDX … #define mmCKSVII2C_IC_COMP_VERSION … #define mmCKSVII2C_IC_COMP_VERSION_BASE_IDX … #define mmCKSVII2C_IC_COMP_TYPE … #define mmCKSVII2C_IC_COMP_TYPE_BASE_IDX … #define mmCKSVII2C1_IC_CON … #define mmCKSVII2C1_IC_CON_BASE_IDX … #define mmCKSVII2C1_IC_TAR … #define mmCKSVII2C1_IC_TAR_BASE_IDX … #define mmCKSVII2C1_IC_SAR … #define mmCKSVII2C1_IC_SAR_BASE_IDX … #define mmCKSVII2C1_IC_HS_MADDR … #define mmCKSVII2C1_IC_HS_MADDR_BASE_IDX … #define mmCKSVII2C1_IC_DATA_CMD … #define mmCKSVII2C1_IC_DATA_CMD_BASE_IDX … #define mmCKSVII2C1_IC_SS_SCL_HCNT … #define mmCKSVII2C1_IC_SS_SCL_HCNT_BASE_IDX … #define mmCKSVII2C1_IC_SS_SCL_LCNT … #define mmCKSVII2C1_IC_SS_SCL_LCNT_BASE_IDX … #define mmCKSVII2C1_IC_FS_SCL_HCNT … #define mmCKSVII2C1_IC_FS_SCL_HCNT_BASE_IDX … #define mmCKSVII2C1_IC_FS_SCL_LCNT … #define mmCKSVII2C1_IC_FS_SCL_LCNT_BASE_IDX … #define mmCKSVII2C1_IC_HS_SCL_HCNT … #define mmCKSVII2C1_IC_HS_SCL_HCNT_BASE_IDX … #define mmCKSVII2C1_IC_HS_SCL_LCNT … #define mmCKSVII2C1_IC_HS_SCL_LCNT_BASE_IDX … #define mmCKSVII2C1_IC_INTR_STAT … #define mmCKSVII2C1_IC_INTR_STAT_BASE_IDX … #define mmCKSVII2C1_IC_INTR_MASK … #define mmCKSVII2C1_IC_INTR_MASK_BASE_IDX … #define mmCKSVII2C1_IC_RAW_INTR_STAT … #define mmCKSVII2C1_IC_RAW_INTR_STAT_BASE_IDX … #define mmCKSVII2C1_IC_RX_TL … #define mmCKSVII2C1_IC_RX_TL_BASE_IDX … #define mmCKSVII2C1_IC_TX_TL … #define mmCKSVII2C1_IC_TX_TL_BASE_IDX … #define mmCKSVII2C1_IC_CLR_INTR … #define mmCKSVII2C1_IC_CLR_INTR_BASE_IDX … #define mmCKSVII2C1_IC_CLR_RX_UNDER … #define mmCKSVII2C1_IC_CLR_RX_UNDER_BASE_IDX … #define mmCKSVII2C1_IC_CLR_RX_OVER … #define mmCKSVII2C1_IC_CLR_RX_OVER_BASE_IDX … #define mmCKSVII2C1_IC_CLR_TX_OVER … #define mmCKSVII2C1_IC_CLR_TX_OVER_BASE_IDX … #define mmCKSVII2C1_IC_CLR_RD_REQ … #define mmCKSVII2C1_IC_CLR_RD_REQ_BASE_IDX … #define mmCKSVII2C1_IC_CLR_TX_ABRT … #define mmCKSVII2C1_IC_CLR_TX_ABRT_BASE_IDX … #define mmCKSVII2C1_IC_CLR_RX_DONE … #define mmCKSVII2C1_IC_CLR_RX_DONE_BASE_IDX … #define mmCKSVII2C1_IC_CLR_ACTIVITY … #define mmCKSVII2C1_IC_CLR_ACTIVITY_BASE_IDX … #define mmCKSVII2C1_IC_CLR_STOP_DET … #define mmCKSVII2C1_IC_CLR_STOP_DET_BASE_IDX … #define mmCKSVII2C1_IC_CLR_START_DET … #define mmCKSVII2C1_IC_CLR_START_DET_BASE_IDX … #define mmCKSVII2C1_IC_CLR_GEN_CALL … #define mmCKSVII2C1_IC_CLR_GEN_CALL_BASE_IDX … #define mmCKSVII2C1_IC_ENABLE … #define mmCKSVII2C1_IC_ENABLE_BASE_IDX … #define mmCKSVII2C1_IC_STATUS … #define mmCKSVII2C1_IC_STATUS_BASE_IDX … #define mmCKSVII2C1_IC_TXFLR … #define mmCKSVII2C1_IC_TXFLR_BASE_IDX … #define mmCKSVII2C1_IC_RXFLR … #define mmCKSVII2C1_IC_RXFLR_BASE_IDX … #define mmCKSVII2C1_IC_SDA_HOLD … #define mmCKSVII2C1_IC_SDA_HOLD_BASE_IDX … #define mmCKSVII2C1_IC_TX_ABRT_SOURCE … #define mmCKSVII2C1_IC_TX_ABRT_SOURCE_BASE_IDX … #define mmCKSVII2C1_IC_SLV_DATA_NACK_ONLY … #define mmCKSVII2C1_IC_SLV_DATA_NACK_ONLY_BASE_IDX … #define mmCKSVII2C1_IC_DMA_CR … #define mmCKSVII2C1_IC_DMA_CR_BASE_IDX … #define mmCKSVII2C1_IC_DMA_TDLR … #define mmCKSVII2C1_IC_DMA_TDLR_BASE_IDX … #define mmCKSVII2C1_IC_DMA_RDLR … #define mmCKSVII2C1_IC_DMA_RDLR_BASE_IDX … #define mmCKSVII2C1_IC_SDA_SETUP … #define mmCKSVII2C1_IC_SDA_SETUP_BASE_IDX … #define mmCKSVII2C1_IC_ACK_GENERAL_CALL … #define mmCKSVII2C1_IC_ACK_GENERAL_CALL_BASE_IDX … #define mmCKSVII2C1_IC_ENABLE_STATUS … #define mmCKSVII2C1_IC_ENABLE_STATUS_BASE_IDX … #define mmCKSVII2C1_IC_FS_SPKLEN … #define mmCKSVII2C1_IC_FS_SPKLEN_BASE_IDX … #define mmCKSVII2C1_IC_HS_SPKLEN … #define mmCKSVII2C1_IC_HS_SPKLEN_BASE_IDX … #define mmCKSVII2C1_IC_CLR_RESTART_DET … #define mmCKSVII2C1_IC_CLR_RESTART_DET_BASE_IDX … #define mmCKSVII2C1_IC_COMP_PARAM_1 … #define mmCKSVII2C1_IC_COMP_PARAM_1_BASE_IDX … #define mmCKSVII2C1_IC_COMP_VERSION … #define mmCKSVII2C1_IC_COMP_VERSION_BASE_IDX … #define mmCKSVII2C1_IC_COMP_TYPE … #define mmCKSVII2C1_IC_COMP_TYPE_BASE_IDX … #define mmSMUIO_MP_RESET_INTR … #define mmSMUIO_MP_RESET_INTR_BASE_IDX … #define mmSMUIO_SOC_HALT … #define mmSMUIO_SOC_HALT_BASE_IDX … #define mmSMUIO_PWRMGT … #define mmSMUIO_PWRMGT_BASE_IDX … #define mmROM_CNTL … #define mmROM_CNTL_BASE_IDX … #define mmPAGE_MIRROR_CNTL … #define mmPAGE_MIRROR_CNTL_BASE_IDX … #define mmROM_STATUS … #define mmROM_STATUS_BASE_IDX … #define mmCGTT_ROM_CLK_CTRL0 … #define mmCGTT_ROM_CLK_CTRL0_BASE_IDX … #define mmROM_INDEX … #define mmROM_INDEX_BASE_IDX … #define mmROM_DATA … #define mmROM_DATA_BASE_IDX … #define mmROM_START … #define mmROM_START_BASE_IDX … #define mmROM_SW_CNTL … #define mmROM_SW_CNTL_BASE_IDX … #define mmROM_SW_STATUS … #define mmROM_SW_STATUS_BASE_IDX … #define mmROM_SW_COMMAND … #define mmROM_SW_COMMAND_BASE_IDX … #define mmROM_SW_DATA_1 … #define mmROM_SW_DATA_1_BASE_IDX … #define mmROM_SW_DATA_2 … #define mmROM_SW_DATA_2_BASE_IDX … #define mmROM_SW_DATA_3 … #define mmROM_SW_DATA_3_BASE_IDX … #define mmROM_SW_DATA_4 … #define mmROM_SW_DATA_4_BASE_IDX … #define mmROM_SW_DATA_5 … #define mmROM_SW_DATA_5_BASE_IDX … #define mmROM_SW_DATA_6 … #define mmROM_SW_DATA_6_BASE_IDX … #define mmROM_SW_DATA_7 … #define mmROM_SW_DATA_7_BASE_IDX … #define mmROM_SW_DATA_8 … #define mmROM_SW_DATA_8_BASE_IDX … #define mmROM_SW_DATA_9 … #define mmROM_SW_DATA_9_BASE_IDX … #define mmROM_SW_DATA_10 … #define mmROM_SW_DATA_10_BASE_IDX … #define mmROM_SW_DATA_11 … #define mmROM_SW_DATA_11_BASE_IDX … #define mmROM_SW_DATA_12 … #define mmROM_SW_DATA_12_BASE_IDX … #define mmROM_SW_DATA_13 … #define mmROM_SW_DATA_13_BASE_IDX … #define mmROM_SW_DATA_14 … #define mmROM_SW_DATA_14_BASE_IDX … #define mmROM_SW_DATA_15 … #define mmROM_SW_DATA_15_BASE_IDX … #define mmROM_SW_DATA_16 … #define mmROM_SW_DATA_16_BASE_IDX … #define mmROM_SW_DATA_17 … #define mmROM_SW_DATA_17_BASE_IDX … #define mmROM_SW_DATA_18 … #define mmROM_SW_DATA_18_BASE_IDX … #define mmROM_SW_DATA_19 … #define mmROM_SW_DATA_19_BASE_IDX … #define mmROM_SW_DATA_20 … #define mmROM_SW_DATA_20_BASE_IDX … #define mmROM_SW_DATA_21 … #define mmROM_SW_DATA_21_BASE_IDX … #define mmROM_SW_DATA_22 … #define mmROM_SW_DATA_22_BASE_IDX … #define mmROM_SW_DATA_23 … #define mmROM_SW_DATA_23_BASE_IDX … #define mmROM_SW_DATA_24 … #define mmROM_SW_DATA_24_BASE_IDX … #define mmROM_SW_DATA_25 … #define mmROM_SW_DATA_25_BASE_IDX … #define mmROM_SW_DATA_26 … #define mmROM_SW_DATA_26_BASE_IDX … #define mmROM_SW_DATA_27 … #define mmROM_SW_DATA_27_BASE_IDX … #define mmROM_SW_DATA_28 … #define mmROM_SW_DATA_28_BASE_IDX … #define mmROM_SW_DATA_29 … #define mmROM_SW_DATA_29_BASE_IDX … #define mmROM_SW_DATA_30 … #define mmROM_SW_DATA_30_BASE_IDX … #define mmROM_SW_DATA_31 … #define mmROM_SW_DATA_31_BASE_IDX … #define mmROM_SW_DATA_32 … #define mmROM_SW_DATA_32_BASE_IDX … #define mmROM_SW_DATA_33 … #define mmROM_SW_DATA_33_BASE_IDX … #define mmROM_SW_DATA_34 … #define mmROM_SW_DATA_34_BASE_IDX … #define mmROM_SW_DATA_35 … #define mmROM_SW_DATA_35_BASE_IDX … #define mmROM_SW_DATA_36 … #define mmROM_SW_DATA_36_BASE_IDX … #define mmROM_SW_DATA_37 … #define mmROM_SW_DATA_37_BASE_IDX … #define mmROM_SW_DATA_38 … #define mmROM_SW_DATA_38_BASE_IDX … #define mmROM_SW_DATA_39 … #define mmROM_SW_DATA_39_BASE_IDX … #define mmROM_SW_DATA_40 … #define mmROM_SW_DATA_40_BASE_IDX … #define mmROM_SW_DATA_41 … #define mmROM_SW_DATA_41_BASE_IDX … #define mmROM_SW_DATA_42 … #define mmROM_SW_DATA_42_BASE_IDX … #define mmROM_SW_DATA_43 … #define mmROM_SW_DATA_43_BASE_IDX … #define mmROM_SW_DATA_44 … #define mmROM_SW_DATA_44_BASE_IDX … #define mmROM_SW_DATA_45 … #define mmROM_SW_DATA_45_BASE_IDX … #define mmROM_SW_DATA_46 … #define mmROM_SW_DATA_46_BASE_IDX … #define mmROM_SW_DATA_47 … #define mmROM_SW_DATA_47_BASE_IDX … #define mmROM_SW_DATA_48 … #define mmROM_SW_DATA_48_BASE_IDX … #define mmROM_SW_DATA_49 … #define mmROM_SW_DATA_49_BASE_IDX … #define mmROM_SW_DATA_50 … #define mmROM_SW_DATA_50_BASE_IDX … #define mmROM_SW_DATA_51 … #define mmROM_SW_DATA_51_BASE_IDX … #define mmROM_SW_DATA_52 … #define mmROM_SW_DATA_52_BASE_IDX … #define mmROM_SW_DATA_53 … #define mmROM_SW_DATA_53_BASE_IDX … #define mmROM_SW_DATA_54 … #define mmROM_SW_DATA_54_BASE_IDX … #define mmROM_SW_DATA_55 … #define mmROM_SW_DATA_55_BASE_IDX … #define mmROM_SW_DATA_56 … #define mmROM_SW_DATA_56_BASE_IDX … #define mmROM_SW_DATA_57 … #define mmROM_SW_DATA_57_BASE_IDX … #define mmROM_SW_DATA_58 … #define mmROM_SW_DATA_58_BASE_IDX … #define mmROM_SW_DATA_59 … #define mmROM_SW_DATA_59_BASE_IDX … #define mmROM_SW_DATA_60 … #define mmROM_SW_DATA_60_BASE_IDX … #define mmROM_SW_DATA_61 … #define mmROM_SW_DATA_61_BASE_IDX … #define mmROM_SW_DATA_62 … #define mmROM_SW_DATA_62_BASE_IDX … #define mmROM_SW_DATA_63 … #define mmROM_SW_DATA_63_BASE_IDX … #define mmROM_SW_DATA_64 … #define mmROM_SW_DATA_64_BASE_IDX … #define mmSMU_GPIOPAD_SW_INT_STAT … #define mmSMU_GPIOPAD_SW_INT_STAT_BASE_IDX … #define mmSMU_GPIOPAD_MASK … #define mmSMU_GPIOPAD_MASK_BASE_IDX … #define mmSMU_GPIOPAD_A … #define mmSMU_GPIOPAD_A_BASE_IDX … #define mmSMU_GPIOPAD_TXIMPSEL … #define mmSMU_GPIOPAD_TXIMPSEL_BASE_IDX … #define mmSMU_GPIOPAD_EN … #define mmSMU_GPIOPAD_EN_BASE_IDX … #define mmSMU_GPIOPAD_Y … #define mmSMU_GPIOPAD_Y_BASE_IDX … #define mmSMU_GPIOPAD_RXEN … #define mmSMU_GPIOPAD_RXEN_BASE_IDX … #define mmSMU_GPIOPAD_RCVR_SEL0 … #define mmSMU_GPIOPAD_RCVR_SEL0_BASE_IDX … #define mmSMU_GPIOPAD_RCVR_SEL1 … #define mmSMU_GPIOPAD_RCVR_SEL1_BASE_IDX … #define mmSMU_GPIOPAD_PU_EN … #define mmSMU_GPIOPAD_PU_EN_BASE_IDX … #define mmSMU_GPIOPAD_PD_EN … #define mmSMU_GPIOPAD_PD_EN_BASE_IDX … #define mmSMU_GPIOPAD_PINSTRAPS … #define mmSMU_GPIOPAD_PINSTRAPS_BASE_IDX … #define mmDFT_PINSTRAPS … #define mmDFT_PINSTRAPS_BASE_IDX … #define mmSMU_GPIOPAD_INT_STAT_EN … #define mmSMU_GPIOPAD_INT_STAT_EN_BASE_IDX … #define mmSMU_GPIOPAD_INT_STAT … #define mmSMU_GPIOPAD_INT_STAT_BASE_IDX … #define mmSMU_GPIOPAD_INT_STAT_AK … #define mmSMU_GPIOPAD_INT_STAT_AK_BASE_IDX … #define mmSMU_GPIOPAD_INT_EN … #define mmSMU_GPIOPAD_INT_EN_BASE_IDX … #define mmSMU_GPIOPAD_INT_TYPE … #define mmSMU_GPIOPAD_INT_TYPE_BASE_IDX … #define mmSMU_GPIOPAD_INT_POLARITY … #define mmSMU_GPIOPAD_INT_POLARITY_BASE_IDX … #define mmROM_CC_BIF_PINSTRAP … #define mmROM_CC_BIF_PINSTRAP_BASE_IDX … #define mmIO_SMUIO_PINSTRAP … #define mmIO_SMUIO_PINSTRAP_BASE_IDX … #define mmSMUIO_PCC_CONTROL … #define mmSMUIO_PCC_CONTROL_BASE_IDX … #define mmSMUIO_PCC_GPIO_SELECT … #define mmSMUIO_PCC_GPIO_SELECT_BASE_IDX … #define mmSMUIO_GPIO_INT0_SELECT … #define mmSMUIO_GPIO_INT0_SELECT_BASE_IDX … #define mmSMUIO_GPIO_INT1_SELECT … #define mmSMUIO_GPIO_INT1_SELECT_BASE_IDX … #define mmSMUIO_GPIO_INT2_SELECT … #define mmSMUIO_GPIO_INT2_SELECT_BASE_IDX … #define mmSMUIO_GPIO_INT3_SELECT … #define mmSMUIO_GPIO_INT3_SELECT_BASE_IDX … #define mmSMU_GPIOPAD_MP_INT0_STAT … #define mmSMU_GPIOPAD_MP_INT0_STAT_BASE_IDX … #define mmSMU_GPIOPAD_MP_INT1_STAT … #define mmSMU_GPIOPAD_MP_INT1_STAT_BASE_IDX … #define mmSMU_GPIOPAD_MP_INT2_STAT … #define mmSMU_GPIOPAD_MP_INT2_STAT_BASE_IDX … #define mmSMU_GPIOPAD_MP_INT3_STAT … #define mmSMU_GPIOPAD_MP_INT3_STAT_BASE_IDX … #define mmSMIO_INDEX … #define mmSMIO_INDEX_BASE_IDX … #define mmS0_VID_SMIO_CNTL … #define mmS0_VID_SMIO_CNTL_BASE_IDX … #define mmS1_VID_SMIO_CNTL … #define mmS1_VID_SMIO_CNTL_BASE_IDX … #define mmOPEN_DRAIN_SELECT … #define mmOPEN_DRAIN_SELECT_BASE_IDX … #define mmSMIO_ENABLE … #define mmSMIO_ENABLE_BASE_IDX … #define mmSMU_GPIOPAD_S0 … #define mmSMU_GPIOPAD_S0_BASE_IDX … #define mmSMU_GPIOPAD_S1 … #define mmSMU_GPIOPAD_S1_BASE_IDX … #define mmSMU_GPIOPAD_SCL_EN … #define mmSMU_GPIOPAD_SCL_EN_BASE_IDX … #define mmSMU_GPIOPAD_SDA_EN … #define mmSMU_GPIOPAD_SDA_EN_BASE_IDX … #define mmSMU_GPIOPAD_SCHMEN … #define mmSMU_GPIOPAD_SCHMEN_BASE_IDX … // addressBlock: smuio_smuio_pwr_SmuSmuioDec // base address: 0x5a800 #define mmIP_DISCOVERY_VERSION … #define mmIP_DISCOVERY_VERSION_BASE_IDX … #define mmSOC_GAP_PWROK … #define mmSOC_GAP_PWROK_BASE_IDX … #define mmGFX_GAP_PWROK … #define mmGFX_GAP_PWROK_BASE_IDX … #define mmPWROK_REFCLK_GAP_CYCLES … #define mmPWROK_REFCLK_GAP_CYCLES_BASE_IDX … #define mmGOLDEN_TSC_INCREMENT_UPPER … #define mmGOLDEN_TSC_INCREMENT_UPPER_BASE_IDX … #define mmGOLDEN_TSC_INCREMENT_LOWER … #define mmGOLDEN_TSC_INCREMENT_LOWER_BASE_IDX … #define mmGOLDEN_TSC_COUNT_UPPER … #define mmGOLDEN_TSC_COUNT_UPPER_BASE_IDX … #define mmGOLDEN_TSC_COUNT_LOWER … #define mmGOLDEN_TSC_COUNT_LOWER_BASE_IDX … #define mmSOC_GOLDEN_TSC_SHADOW_UPPER … #define mmSOC_GOLDEN_TSC_SHADOW_UPPER_BASE_IDX … #define mmSOC_GOLDEN_TSC_SHADOW_LOWER … #define mmSOC_GOLDEN_TSC_SHADOW_LOWER_BASE_IDX … #define mmGFX_GOLDEN_TSC_SHADOW_UPPER … #define mmGFX_GOLDEN_TSC_SHADOW_UPPER_BASE_IDX … #define mmGFX_GOLDEN_TSC_SHADOW_LOWER … #define mmGFX_GOLDEN_TSC_SHADOW_LOWER_BASE_IDX … #define mmPWR_VIRT_RESET_REQ … #define mmPWR_VIRT_RESET_REQ_BASE_IDX … #define mmSCRATCH_REGISTER0 … #define mmSCRATCH_REGISTER0_BASE_IDX … #define mmSCRATCH_REGISTER1 … #define mmSCRATCH_REGISTER1_BASE_IDX … #define mmSCRATCH_REGISTER2 … #define mmSCRATCH_REGISTER2_BASE_IDX … #define mmSCRATCH_REGISTER3 … #define mmSCRATCH_REGISTER3_BASE_IDX … #define mmSCRATCH_REGISTER4 … #define mmSCRATCH_REGISTER4_BASE_IDX … #define mmSCRATCH_REGISTER5 … #define mmSCRATCH_REGISTER5_BASE_IDX … #define mmSCRATCH_REGISTER6 … #define mmSCRATCH_REGISTER6_BASE_IDX … #define mmSCRATCH_REGISTER7 … #define mmSCRATCH_REGISTER7_BASE_IDX … #define mmPWR_DISP_TIMER_CONTROL … #define mmPWR_DISP_TIMER_CONTROL_BASE_IDX … #define mmPWR_DISP_TIMER2_CONTROL … #define mmPWR_DISP_TIMER2_CONTROL_BASE_IDX … #define mmPWR_DISP_TIMER_GLOBAL_CONTROL … #define mmPWR_DISP_TIMER_GLOBAL_CONTROL_BASE_IDX … #define mmPWR_IH_CONTROL … #define mmPWR_IH_CONTROL_BASE_IDX … #endif
Codebase Browser
linux