; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
; RUN: llc -mtriple=thumbv8.1m.main-none-none-eabi -mattr=+mve -verify-machineinstrs %s -o - | FileCheck %s --check-prefixes=CHECK,CHECK-MVE
; RUN: llc -mtriple=thumbv8.1m.main-none-none-eabi -mattr=+mve,+fullfp16 -verify-machineinstrs %s -o - | FileCheck %s --check-prefixes=CHECK,CHECK-MVEFP
; RUN: llc -mtriple=thumbebv8.1m.main-none-none-eabi -mattr=+mve,+fullfp16 -verify-machineinstrs %s -o - | FileCheck %s --check-prefix=CHECKBE
define arm_aapcs_vfpcc <8 x i16> @vmovn32_trunc1(<4 x i32> %src1, <4 x i32> %src2) {
; CHECK-LABEL: vmovn32_trunc1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i32 q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_trunc1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q2, q1
; CHECKBE-NEXT: vrev64.32 q1, q0
; CHECKBE-NEXT: vmovnt.i32 q1, q2
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%strided.vec = shufflevector <4 x i32> %src1, <4 x i32> %src2, <8 x i32> <i32 0, i32 4, i32 1, i32 5, i32 2, i32 6, i32 3, i32 7>
%out = trunc <8 x i32> %strided.vec to <8 x i16>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn32_trunc2(<4 x i32> %src1, <4 x i32> %src2) {
; CHECK-LABEL: vmovn32_trunc2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i32 q1, q0
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_trunc2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q2, q0
; CHECKBE-NEXT: vrev64.32 q3, q1
; CHECKBE-NEXT: vmovnt.i32 q3, q2
; CHECKBE-NEXT: vrev64.16 q0, q3
; CHECKBE-NEXT: bx lr
entry:
%strided.vec = shufflevector <4 x i32> %src1, <4 x i32> %src2, <8 x i32> <i32 4, i32 0, i32 5, i32 1, i32 6, i32 2, i32 7, i32 3>
%out = trunc <8 x i32> %strided.vec to <8 x i16>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn32_trunc3(<4 x i32> %src1) {
; CHECK-LABEL: vmovn32_trunc3:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i32 q0, q0
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_trunc3:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q1, q0
; CHECKBE-NEXT: vmovnt.i32 q1, q1
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%strided.vec = shufflevector <4 x i32> %src1, <4 x i32> undef, <8 x i32> <i32 0, i32 0, i32 1, i32 1, i32 2, i32 2, i32 3, i32 3>
%out = trunc <8 x i32> %strided.vec to <8 x i16>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn32_trunc1_viabitcast(<4 x i32> %src1, <4 x i32> %src2) {
; CHECK-MVE-LABEL: vmovn32_trunc1_viabitcast:
; CHECK-MVE: @ %bb.0: @ %entry
; CHECK-MVE-NEXT: .pad #16
; CHECK-MVE-NEXT: sub sp, #16
; CHECK-MVE-NEXT: vmov.f32 s8, s2
; CHECK-MVE-NEXT: mov r0, sp
; CHECK-MVE-NEXT: vmov.f32 s9, s6
; CHECK-MVE-NEXT: vmov.f32 s10, s3
; CHECK-MVE-NEXT: vmov.f32 s11, s7
; CHECK-MVE-NEXT: vstrh.32 q2, [r0, #8]
; CHECK-MVE-NEXT: vmov.f32 s8, s0
; CHECK-MVE-NEXT: vmov.f32 s9, s4
; CHECK-MVE-NEXT: vmov.f32 s10, s1
; CHECK-MVE-NEXT: vmov.f32 s11, s5
; CHECK-MVE-NEXT: vstrh.32 q2, [r0]
; CHECK-MVE-NEXT: vldrw.u32 q0, [r0]
; CHECK-MVE-NEXT: add sp, #16
; CHECK-MVE-NEXT: bx lr
;
; CHECK-MVEFP-LABEL: vmovn32_trunc1_viabitcast:
; CHECK-MVEFP: @ %bb.0: @ %entry
; CHECK-MVEFP-NEXT: .pad #16
; CHECK-MVEFP-NEXT: sub sp, #16
; CHECK-MVEFP-NEXT: mov r0, sp
; CHECK-MVEFP-NEXT: vmov.f32 s8, s2
; CHECK-MVEFP-NEXT: vmov.f32 s9, s6
; CHECK-MVEFP-NEXT: vmov.f32 s10, s3
; CHECK-MVEFP-NEXT: vmov.f32 s11, s7
; CHECK-MVEFP-NEXT: vstrh.32 q2, [r0, #8]
; CHECK-MVEFP-NEXT: vmov.f32 s8, s0
; CHECK-MVEFP-NEXT: vmov.f32 s9, s4
; CHECK-MVEFP-NEXT: vmov.f32 s10, s1
; CHECK-MVEFP-NEXT: vmov.f32 s11, s5
; CHECK-MVEFP-NEXT: vstrh.32 q2, [r0]
; CHECK-MVEFP-NEXT: vldrw.u32 q0, [r0]
; CHECK-MVEFP-NEXT: add sp, #16
; CHECK-MVEFP-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_trunc1_viabitcast:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: .pad #16
; CHECKBE-NEXT: sub sp, #16
; CHECKBE-NEXT: vrev64.32 q2, q1
; CHECKBE-NEXT: vrev64.32 q1, q0
; CHECKBE-NEXT: mov r0, sp
; CHECKBE-NEXT: vmov.f32 s0, s6
; CHECKBE-NEXT: vmov.f32 s1, s10
; CHECKBE-NEXT: vmov.f32 s2, s7
; CHECKBE-NEXT: vmov.f32 s3, s11
; CHECKBE-NEXT: vstrh.32 q0, [r0, #8]
; CHECKBE-NEXT: vmov.f32 s0, s4
; CHECKBE-NEXT: vmov.f32 s1, s8
; CHECKBE-NEXT: vmov.f32 s2, s5
; CHECKBE-NEXT: vmov.f32 s3, s9
; CHECKBE-NEXT: vstrh.32 q0, [r0]
; CHECKBE-NEXT: vldrb.u8 q1, [r0]
; CHECKBE-NEXT: vrev64.8 q0, q1
; CHECKBE-NEXT: add sp, #16
; CHECKBE-NEXT: bx lr
entry:
%b1 = bitcast <4 x i32> %src1 to <8 x i16>
%b2 = bitcast <4 x i32> %src2 to <8 x i16>
%s = shufflevector <8 x i16> %b1, <8 x i16> %b2, <16 x i32> <i32 0, i32 1, i32 8, i32 9, i32 2, i32 3, i32 10, i32 11, i32 4, i32 5, i32 12, i32 13, i32 6, i32 7, i32 14, i32 15>
%b3 = bitcast <16 x i16> %s to <8 x i32>
%out = trunc <8 x i32> %b3 to <8 x i16>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn16_trunc1(<8 x i16> %src1, <8 x i16> %src2) {
; CHECK-LABEL: vmovn16_trunc1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i16 q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16_trunc1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q2, q1
; CHECKBE-NEXT: vrev64.16 q1, q0
; CHECKBE-NEXT: vmovnt.i16 q1, q2
; CHECKBE-NEXT: vrev64.8 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%strided.vec = shufflevector <8 x i16> %src1, <8 x i16> %src2, <16 x i32> <i32 0, i32 8, i32 1, i32 9, i32 2, i32 10, i32 3, i32 11, i32 4, i32 12, i32 5, i32 13, i32 6, i32 14, i32 7, i32 15>
%out = trunc <16 x i16> %strided.vec to <16 x i8>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn16_trunc2(<8 x i16> %src1, <8 x i16> %src2) {
; CHECK-LABEL: vmovn16_trunc2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i16 q1, q0
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16_trunc2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q2, q0
; CHECKBE-NEXT: vrev64.16 q3, q1
; CHECKBE-NEXT: vmovnt.i16 q3, q2
; CHECKBE-NEXT: vrev64.8 q0, q3
; CHECKBE-NEXT: bx lr
entry:
%strided.vec = shufflevector <8 x i16> %src1, <8 x i16> %src2, <16 x i32> <i32 8, i32 0, i32 9, i32 1, i32 10, i32 2, i32 11, i32 3, i32 12, i32 4, i32 13, i32 5, i32 14, i32 6, i32 15, i32 7>
%out = trunc <16 x i16> %strided.vec to <16 x i8>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn16_trunc3(<8 x i16> %src1) {
; CHECK-LABEL: vmovn16_trunc3:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i16 q0, q0
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16_trunc3:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q1, q0
; CHECKBE-NEXT: vmovnt.i16 q1, q1
; CHECKBE-NEXT: vrev64.8 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%strided.vec = shufflevector <8 x i16> %src1, <8 x i16> undef, <16 x i32> <i32 0, i32 0, i32 1, i32 1, i32 2, i32 2, i32 3, i32 3, i32 4, i32 4, i32 5, i32 5, i32 6, i32 6, i32 7, i32 7>
%out = trunc <16 x i16> %strided.vec to <16 x i8>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <2 x i64> @vmovn64_t1(<2 x i64> %src1, <2 x i64> %src2) {
; CHECK-LABEL: vmovn64_t1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s2, s4
; CHECK-NEXT: vmov.f32 s3, s5
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn64_t1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vmov.f32 s2, s4
; CHECKBE-NEXT: vmov.f32 s3, s5
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <2 x i64> %src1, <2 x i64> %src2, <2 x i32> <i32 0, i32 2>
ret <2 x i64> %out
}
define arm_aapcs_vfpcc <2 x i64> @vmovn64_t2(<2 x i64> %src1, <2 x i64> %src2) {
; CHECK-LABEL: vmovn64_t2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s6, s0
; CHECK-NEXT: vmov.f32 s7, s1
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn64_t2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vmov.f32 s6, s0
; CHECKBE-NEXT: vmov.f32 s7, s1
; CHECKBE-NEXT: vmov q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <2 x i64> %src1, <2 x i64> %src2, <2 x i32> <i32 2, i32 0>
ret <2 x i64> %out
}
define arm_aapcs_vfpcc <2 x i64> @vmovn64_b1(<2 x i64> %src1, <2 x i64> %src2) {
; CHECK-LABEL: vmovn64_b1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s2, s6
; CHECK-NEXT: vmov.f32 s3, s7
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn64_b1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vmov.f32 s2, s6
; CHECKBE-NEXT: vmov.f32 s3, s7
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <2 x i64> %src1, <2 x i64> %src2, <2 x i32> <i32 0, i32 3>
ret <2 x i64> %out
}
define arm_aapcs_vfpcc <2 x i64> @vmovn64_b2(<2 x i64> %src1, <2 x i64> %src2) {
; CHECK-LABEL: vmovn64_b2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s4, s6
; CHECK-NEXT: vmov.f32 s6, s0
; CHECK-NEXT: vmov.f32 s5, s7
; CHECK-NEXT: vmov.f32 s7, s1
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn64_b2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vmov.f32 s4, s6
; CHECKBE-NEXT: vmov.f32 s6, s0
; CHECKBE-NEXT: vmov.f32 s5, s7
; CHECKBE-NEXT: vmov.f32 s7, s1
; CHECKBE-NEXT: vmov q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <2 x i64> %src1, <2 x i64> %src2, <2 x i32> <i32 3, i32 0>
ret <2 x i64> %out
}
define arm_aapcs_vfpcc <2 x i64> @vmovn64_b3(<2 x i64> %src1, <2 x i64> %src2) {
; CHECK-LABEL: vmovn64_b3:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s0, s2
; CHECK-NEXT: vmov.f32 s2, s4
; CHECK-NEXT: vmov.f32 s1, s3
; CHECK-NEXT: vmov.f32 s3, s5
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn64_b3:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vmov.f32 s0, s2
; CHECKBE-NEXT: vmov.f32 s2, s4
; CHECKBE-NEXT: vmov.f32 s1, s3
; CHECKBE-NEXT: vmov.f32 s3, s5
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <2 x i64> %src1, <2 x i64> %src2, <2 x i32> <i32 1, i32 2>
ret <2 x i64> %out
}
define arm_aapcs_vfpcc <2 x i64> @vmovn64_b4(<2 x i64> %src1, <2 x i64> %src2) {
; CHECK-LABEL: vmovn64_b4:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s6, s2
; CHECK-NEXT: vmov.f32 s7, s3
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn64_b4:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vmov.f32 s6, s2
; CHECKBE-NEXT: vmov.f32 s7, s3
; CHECKBE-NEXT: vmov q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <2 x i64> %src1, <2 x i64> %src2, <2 x i32> <i32 2, i32 1>
ret <2 x i64> %out
}
define arm_aapcs_vfpcc <4 x i32> @vmovn32_t1(<4 x i32> %src1, <4 x i32> %src2) {
; CHECK-LABEL: vmovn32_t1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s1, s4
; CHECK-NEXT: vmov.f32 s3, s6
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_t1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q2, q1
; CHECKBE-NEXT: vrev64.32 q1, q0
; CHECKBE-NEXT: vmov.f32 s5, s8
; CHECKBE-NEXT: vmov.f32 s7, s10
; CHECKBE-NEXT: vrev64.32 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <4 x i32> %src1, <4 x i32> %src2, <4 x i32> <i32 0, i32 4, i32 2, i32 6>
ret <4 x i32> %out
}
define arm_aapcs_vfpcc <4 x i32> @vmovn32_t2(<4 x i32> %src1, <4 x i32> %src2) {
; CHECK-LABEL: vmovn32_t2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s5, s0
; CHECK-NEXT: vmov.f32 s7, s2
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_t2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q2, q0
; CHECKBE-NEXT: vrev64.32 q3, q1
; CHECKBE-NEXT: vmov.f32 s13, s8
; CHECKBE-NEXT: vmov.f32 s15, s10
; CHECKBE-NEXT: vrev64.32 q0, q3
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <4 x i32> %src1, <4 x i32> %src2, <4 x i32> <i32 4, i32 0, i32 6, i32 2>
ret <4 x i32> %out
}
define arm_aapcs_vfpcc <4 x i32> @vmovn32_b1(<4 x i32> %src1, <4 x i32> %src2) {
; CHECK-LABEL: vmovn32_b1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s1, s5
; CHECK-NEXT: vmov.f32 s3, s7
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_b1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q2, q1
; CHECKBE-NEXT: vrev64.32 q1, q0
; CHECKBE-NEXT: vmov.f32 s5, s9
; CHECKBE-NEXT: vmov.f32 s7, s11
; CHECKBE-NEXT: vrev64.32 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <4 x i32> %src1, <4 x i32> %src2, <4 x i32> <i32 0, i32 5, i32 2, i32 7>
ret <4 x i32> %out
}
define arm_aapcs_vfpcc <4 x i32> @vmovn32_b2(<4 x i32> %src1, <4 x i32> %src2) {
; CHECK-LABEL: vmovn32_b2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s4, s5
; CHECK-NEXT: vmov.f32 s6, s7
; CHECK-NEXT: vmov.f32 s5, s0
; CHECK-NEXT: vmov.f32 s7, s2
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_b2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q2, q0
; CHECKBE-NEXT: vrev64.32 q0, q1
; CHECKBE-NEXT: vmov.f32 s4, s1
; CHECKBE-NEXT: vmov.f32 s5, s8
; CHECKBE-NEXT: vmov.f32 s6, s3
; CHECKBE-NEXT: vmov.f32 s7, s10
; CHECKBE-NEXT: vrev64.32 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <4 x i32> %src1, <4 x i32> %src2, <4 x i32> <i32 5, i32 0, i32 7, i32 2>
ret <4 x i32> %out
}
define arm_aapcs_vfpcc <4 x i32> @vmovn32_b3(<4 x i32> %src1, <4 x i32> %src2) {
; CHECK-LABEL: vmovn32_b3:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s0, s1
; CHECK-NEXT: vmov.f32 s2, s3
; CHECK-NEXT: vmov.f32 s1, s4
; CHECK-NEXT: vmov.f32 s3, s6
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_b3:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q2, q1
; CHECKBE-NEXT: vrev64.32 q1, q0
; CHECKBE-NEXT: vmov.f32 s4, s5
; CHECKBE-NEXT: vmov.f32 s6, s7
; CHECKBE-NEXT: vmov.f32 s5, s8
; CHECKBE-NEXT: vmov.f32 s7, s10
; CHECKBE-NEXT: vrev64.32 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <4 x i32> %src1, <4 x i32> %src2, <4 x i32> <i32 1, i32 4, i32 3, i32 6>
ret <4 x i32> %out
}
define arm_aapcs_vfpcc <4 x i32> @vmovn32_b4(<4 x i32> %src1, <4 x i32> %src2) {
; CHECK-LABEL: vmovn32_b4:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s5, s1
; CHECK-NEXT: vmov.f32 s7, s3
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_b4:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q2, q0
; CHECKBE-NEXT: vrev64.32 q3, q1
; CHECKBE-NEXT: vmov.f32 s13, s9
; CHECKBE-NEXT: vmov.f32 s15, s11
; CHECKBE-NEXT: vrev64.32 q0, q3
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <4 x i32> %src1, <4 x i32> %src2, <4 x i32> <i32 4, i32 1, i32 6, i32 3>
ret <4 x i32> %out
}
define arm_aapcs_vfpcc <4 x i32> @vmovn32_single_t(<4 x i32> %src1) {
; CHECK-LABEL: vmovn32_single_t:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.f32 s1, s0
; CHECK-NEXT: vmov.f32 s3, s2
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_single_t:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q1, q0
; CHECKBE-NEXT: vmov.f32 s5, s4
; CHECKBE-NEXT: vmov.f32 s7, s6
; CHECKBE-NEXT: vrev64.32 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <4 x i32> %src1, <4 x i32> undef, <4 x i32> <i32 0, i32 0, i32 2, i32 2>
ret <4 x i32> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn16_t1(<8 x i16> %src1, <8 x i16> %src2) {
; CHECK-LABEL: vmovn16_t1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i32 q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16_t1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q2, q1
; CHECKBE-NEXT: vrev64.16 q1, q0
; CHECKBE-NEXT: vmovnt.i32 q1, q2
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <8 x i16> %src1, <8 x i16> %src2, <8 x i32> <i32 0, i32 8, i32 2, i32 10, i32 4, i32 12, i32 6, i32 14>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn16_t2(<8 x i16> %src1, <8 x i16> %src2) {
; CHECK-LABEL: vmovn16_t2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i32 q1, q0
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16_t2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q2, q0
; CHECKBE-NEXT: vrev64.16 q3, q1
; CHECKBE-NEXT: vmovnt.i32 q3, q2
; CHECKBE-NEXT: vrev64.16 q0, q3
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <8 x i16> %src1, <8 x i16> %src2, <8 x i32> <i32 8, i32 0, i32 10, i32 2, i32 12, i32 4, i32 14, i32 6>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn16_b1(<8 x i16> %src1, <8 x i16> %src2) {
; CHECK-LABEL: vmovn16_b1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnb.i32 q1, q0
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16_b1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q2, q0
; CHECKBE-NEXT: vrev64.16 q3, q1
; CHECKBE-NEXT: vmovnb.i32 q3, q2
; CHECKBE-NEXT: vrev64.16 q0, q3
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <8 x i16> %src1, <8 x i16> %src2, <8 x i32> <i32 0, i32 9, i32 2, i32 11, i32 4, i32 13, i32 6, i32 15>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn16_b2(<8 x i16> %src1, <8 x i16> %src2) {
; CHECK-MVE-LABEL: vmovn16_b2:
; CHECK-MVE: @ %bb.0: @ %entry
; CHECK-MVE-NEXT: vmov q2, q0
; CHECK-MVE-NEXT: vmov.u16 r0, q1[1]
; CHECK-MVE-NEXT: vmov.16 q0[0], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q2[0]
; CHECK-MVE-NEXT: vmov.16 q0[1], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q1[3]
; CHECK-MVE-NEXT: vmov.16 q0[2], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q2[2]
; CHECK-MVE-NEXT: vmov.16 q0[3], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q1[5]
; CHECK-MVE-NEXT: vmov.16 q0[4], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q2[4]
; CHECK-MVE-NEXT: vmov.16 q0[5], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q1[7]
; CHECK-MVE-NEXT: vmov.16 q0[6], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q2[6]
; CHECK-MVE-NEXT: vmov.16 q0[7], r0
; CHECK-MVE-NEXT: bx lr
;
; CHECK-MVEFP-LABEL: vmovn16_b2:
; CHECK-MVEFP: @ %bb.0: @ %entry
; CHECK-MVEFP-NEXT: vmovx.f16 s4, s4
; CHECK-MVEFP-NEXT: vmovx.f16 s5, s5
; CHECK-MVEFP-NEXT: vmovx.f16 s6, s6
; CHECK-MVEFP-NEXT: vmovx.f16 s7, s7
; CHECK-MVEFP-NEXT: vins.f16 s4, s0
; CHECK-MVEFP-NEXT: vins.f16 s5, s1
; CHECK-MVEFP-NEXT: vins.f16 s6, s2
; CHECK-MVEFP-NEXT: vins.f16 s7, s3
; CHECK-MVEFP-NEXT: vmov q0, q1
; CHECK-MVEFP-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16_b2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q2, q0
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: vmovx.f16 s4, s0
; CHECKBE-NEXT: vmovx.f16 s5, s1
; CHECKBE-NEXT: vmovx.f16 s6, s2
; CHECKBE-NEXT: vmovx.f16 s7, s3
; CHECKBE-NEXT: vins.f16 s4, s8
; CHECKBE-NEXT: vins.f16 s5, s9
; CHECKBE-NEXT: vins.f16 s6, s10
; CHECKBE-NEXT: vins.f16 s7, s11
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <8 x i16> %src1, <8 x i16> %src2, <8 x i32> <i32 9, i32 0, i32 11, i32 2, i32 13, i32 4, i32 15, i32 6>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn16_b3(<8 x i16> %src1, <8 x i16> %src2) {
; CHECK-MVE-LABEL: vmovn16_b3:
; CHECK-MVE: @ %bb.0: @ %entry
; CHECK-MVE-NEXT: vmov.u16 r0, q0[1]
; CHECK-MVE-NEXT: vmov q2, q0
; CHECK-MVE-NEXT: vmov.16 q0[0], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q1[0]
; CHECK-MVE-NEXT: vmov.16 q0[1], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q2[3]
; CHECK-MVE-NEXT: vmov.16 q0[2], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q1[2]
; CHECK-MVE-NEXT: vmov.16 q0[3], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q2[5]
; CHECK-MVE-NEXT: vmov.16 q0[4], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q1[4]
; CHECK-MVE-NEXT: vmov.16 q0[5], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q2[7]
; CHECK-MVE-NEXT: vmov.16 q0[6], r0
; CHECK-MVE-NEXT: vmov.u16 r0, q1[6]
; CHECK-MVE-NEXT: vmov.16 q0[7], r0
; CHECK-MVE-NEXT: bx lr
;
; CHECK-MVEFP-LABEL: vmovn16_b3:
; CHECK-MVEFP: @ %bb.0: @ %entry
; CHECK-MVEFP-NEXT: vmovx.f16 s0, s0
; CHECK-MVEFP-NEXT: vmovx.f16 s1, s1
; CHECK-MVEFP-NEXT: vmovx.f16 s2, s2
; CHECK-MVEFP-NEXT: vmovx.f16 s3, s3
; CHECK-MVEFP-NEXT: vins.f16 s0, s4
; CHECK-MVEFP-NEXT: vins.f16 s1, s5
; CHECK-MVEFP-NEXT: vins.f16 s2, s6
; CHECK-MVEFP-NEXT: vins.f16 s3, s7
; CHECK-MVEFP-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16_b3:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q2, q1
; CHECKBE-NEXT: vrev64.16 q1, q0
; CHECKBE-NEXT: vmovx.f16 s4, s4
; CHECKBE-NEXT: vmovx.f16 s5, s5
; CHECKBE-NEXT: vmovx.f16 s6, s6
; CHECKBE-NEXT: vmovx.f16 s7, s7
; CHECKBE-NEXT: vins.f16 s4, s8
; CHECKBE-NEXT: vins.f16 s5, s9
; CHECKBE-NEXT: vins.f16 s6, s10
; CHECKBE-NEXT: vins.f16 s7, s11
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <8 x i16> %src1, <8 x i16> %src2, <8 x i32> <i32 1, i32 8, i32 3, i32 10, i32 5, i32 12, i32 7, i32 14>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn16_b4(<8 x i16> %src1, <8 x i16> %src2) {
; CHECK-LABEL: vmovn16_b4:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnb.i32 q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16_b4:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q2, q1
; CHECKBE-NEXT: vrev64.16 q1, q0
; CHECKBE-NEXT: vmovnb.i32 q1, q2
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <8 x i16> %src1, <8 x i16> %src2, <8 x i32> <i32 8, i32 1, i32 10, i32 3, i32 12, i32 5, i32 14, i32 7>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn16_single_t(<8 x i16> %src1) {
; CHECK-LABEL: vmovn16_single_t:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i32 q0, q0
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16_single_t:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q1, q0
; CHECKBE-NEXT: vmovnt.i32 q1, q1
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <8 x i16> %src1, <8 x i16> undef, <8 x i32> <i32 0, i32 0, i32 2, i32 2, i32 4, i32 4, i32 6, i32 6>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn8_b1(<16 x i8> %src1, <16 x i8> %src2) {
; CHECK-LABEL: vmovn8_b1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i16 q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn8_b1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.8 q2, q1
; CHECKBE-NEXT: vrev64.8 q1, q0
; CHECKBE-NEXT: vmovnt.i16 q1, q2
; CHECKBE-NEXT: vrev64.8 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <16 x i8> %src1, <16 x i8> %src2, <16 x i32> <i32 0, i32 16, i32 2, i32 18, i32 4, i32 20, i32 6, i32 22, i32 8, i32 24, i32 10, i32 26, i32 12, i32 28, i32 14, i32 30>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn8_b2(<16 x i8> %src1, <16 x i8> %src2) {
; CHECK-LABEL: vmovn8_b2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i16 q1, q0
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn8_b2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.8 q2, q0
; CHECKBE-NEXT: vrev64.8 q3, q1
; CHECKBE-NEXT: vmovnt.i16 q3, q2
; CHECKBE-NEXT: vrev64.8 q0, q3
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <16 x i8> %src1, <16 x i8> %src2, <16 x i32> <i32 16, i32 0, i32 18, i32 2, i32 20, i32 4, i32 22, i32 6, i32 24, i32 8, i32 26, i32 10, i32 28, i32 12, i32 30, i32 14>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn8_t1(<16 x i8> %src1, <16 x i8> %src2) {
; CHECK-LABEL: vmovn8_t1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnb.i16 q1, q0
; CHECK-NEXT: vmov q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn8_t1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.8 q2, q0
; CHECKBE-NEXT: vrev64.8 q3, q1
; CHECKBE-NEXT: vmovnb.i16 q3, q2
; CHECKBE-NEXT: vrev64.8 q0, q3
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <16 x i8> %src1, <16 x i8> %src2, <16 x i32> <i32 0, i32 17, i32 2, i32 19, i32 4, i32 21, i32 6, i32 23, i32 8, i32 25, i32 10, i32 27, i32 12, i32 29, i32 14, i32 31>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn8_t2(<16 x i8> %src1, <16 x i8> %src2) {
; CHECK-LABEL: vmovn8_t2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov q2, q0
; CHECK-NEXT: vmov.u8 r0, q1[1]
; CHECK-NEXT: vmov.8 q0[0], r0
; CHECK-NEXT: vmov.u8 r0, q2[0]
; CHECK-NEXT: vmov.8 q0[1], r0
; CHECK-NEXT: vmov.u8 r0, q1[3]
; CHECK-NEXT: vmov.8 q0[2], r0
; CHECK-NEXT: vmov.u8 r0, q2[2]
; CHECK-NEXT: vmov.8 q0[3], r0
; CHECK-NEXT: vmov.u8 r0, q1[5]
; CHECK-NEXT: vmov.8 q0[4], r0
; CHECK-NEXT: vmov.u8 r0, q2[4]
; CHECK-NEXT: vmov.8 q0[5], r0
; CHECK-NEXT: vmov.u8 r0, q1[7]
; CHECK-NEXT: vmov.8 q0[6], r0
; CHECK-NEXT: vmov.u8 r0, q2[6]
; CHECK-NEXT: vmov.8 q0[7], r0
; CHECK-NEXT: vmov.u8 r0, q1[9]
; CHECK-NEXT: vmov.8 q0[8], r0
; CHECK-NEXT: vmov.u8 r0, q2[8]
; CHECK-NEXT: vmov.8 q0[9], r0
; CHECK-NEXT: vmov.u8 r0, q1[11]
; CHECK-NEXT: vmov.8 q0[10], r0
; CHECK-NEXT: vmov.u8 r0, q2[10]
; CHECK-NEXT: vmov.8 q0[11], r0
; CHECK-NEXT: vmov.u8 r0, q1[13]
; CHECK-NEXT: vmov.8 q0[12], r0
; CHECK-NEXT: vmov.u8 r0, q2[12]
; CHECK-NEXT: vmov.8 q0[13], r0
; CHECK-NEXT: vmov.u8 r0, q1[15]
; CHECK-NEXT: vmov.8 q0[14], r0
; CHECK-NEXT: vmov.u8 r0, q2[14]
; CHECK-NEXT: vmov.8 q0[15], r0
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn8_t2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.8 q2, q1
; CHECKBE-NEXT: vrev64.8 q3, q0
; CHECKBE-NEXT: vmov.u8 r0, q2[1]
; CHECKBE-NEXT: vmov.8 q1[0], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[0]
; CHECKBE-NEXT: vmov.8 q1[1], r0
; CHECKBE-NEXT: vmov.u8 r0, q2[3]
; CHECKBE-NEXT: vmov.8 q1[2], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[2]
; CHECKBE-NEXT: vmov.8 q1[3], r0
; CHECKBE-NEXT: vmov.u8 r0, q2[5]
; CHECKBE-NEXT: vmov.8 q1[4], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[4]
; CHECKBE-NEXT: vmov.8 q1[5], r0
; CHECKBE-NEXT: vmov.u8 r0, q2[7]
; CHECKBE-NEXT: vmov.8 q1[6], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[6]
; CHECKBE-NEXT: vmov.8 q1[7], r0
; CHECKBE-NEXT: vmov.u8 r0, q2[9]
; CHECKBE-NEXT: vmov.8 q1[8], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[8]
; CHECKBE-NEXT: vmov.8 q1[9], r0
; CHECKBE-NEXT: vmov.u8 r0, q2[11]
; CHECKBE-NEXT: vmov.8 q1[10], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[10]
; CHECKBE-NEXT: vmov.8 q1[11], r0
; CHECKBE-NEXT: vmov.u8 r0, q2[13]
; CHECKBE-NEXT: vmov.8 q1[12], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[12]
; CHECKBE-NEXT: vmov.8 q1[13], r0
; CHECKBE-NEXT: vmov.u8 r0, q2[15]
; CHECKBE-NEXT: vmov.8 q1[14], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[14]
; CHECKBE-NEXT: vmov.8 q1[15], r0
; CHECKBE-NEXT: vrev64.8 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <16 x i8> %src1, <16 x i8> %src2, <16 x i32> <i32 17, i32 0, i32 19, i32 2, i32 21, i32 4, i32 23, i32 6, i32 25, i32 8, i32 27, i32 10, i32 29, i32 12, i32 31, i32 14>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn8_t3(<16 x i8> %src1, <16 x i8> %src2) {
; CHECK-LABEL: vmovn8_t3:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmov.u8 r0, q0[1]
; CHECK-NEXT: vmov q2, q0
; CHECK-NEXT: vmov.8 q0[0], r0
; CHECK-NEXT: vmov.u8 r0, q1[0]
; CHECK-NEXT: vmov.8 q0[1], r0
; CHECK-NEXT: vmov.u8 r0, q2[3]
; CHECK-NEXT: vmov.8 q0[2], r0
; CHECK-NEXT: vmov.u8 r0, q1[2]
; CHECK-NEXT: vmov.8 q0[3], r0
; CHECK-NEXT: vmov.u8 r0, q2[5]
; CHECK-NEXT: vmov.8 q0[4], r0
; CHECK-NEXT: vmov.u8 r0, q1[4]
; CHECK-NEXT: vmov.8 q0[5], r0
; CHECK-NEXT: vmov.u8 r0, q2[7]
; CHECK-NEXT: vmov.8 q0[6], r0
; CHECK-NEXT: vmov.u8 r0, q1[6]
; CHECK-NEXT: vmov.8 q0[7], r0
; CHECK-NEXT: vmov.u8 r0, q2[9]
; CHECK-NEXT: vmov.8 q0[8], r0
; CHECK-NEXT: vmov.u8 r0, q1[8]
; CHECK-NEXT: vmov.8 q0[9], r0
; CHECK-NEXT: vmov.u8 r0, q2[11]
; CHECK-NEXT: vmov.8 q0[10], r0
; CHECK-NEXT: vmov.u8 r0, q1[10]
; CHECK-NEXT: vmov.8 q0[11], r0
; CHECK-NEXT: vmov.u8 r0, q2[13]
; CHECK-NEXT: vmov.8 q0[12], r0
; CHECK-NEXT: vmov.u8 r0, q1[12]
; CHECK-NEXT: vmov.8 q0[13], r0
; CHECK-NEXT: vmov.u8 r0, q2[15]
; CHECK-NEXT: vmov.8 q0[14], r0
; CHECK-NEXT: vmov.u8 r0, q1[14]
; CHECK-NEXT: vmov.8 q0[15], r0
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn8_t3:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.8 q3, q0
; CHECKBE-NEXT: vrev64.8 q0, q1
; CHECKBE-NEXT: vmov.u8 r0, q3[1]
; CHECKBE-NEXT: vmov.8 q2[0], r0
; CHECKBE-NEXT: vmov.u8 r0, q0[0]
; CHECKBE-NEXT: vmov.8 q2[1], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[3]
; CHECKBE-NEXT: vmov.8 q2[2], r0
; CHECKBE-NEXT: vmov.u8 r0, q0[2]
; CHECKBE-NEXT: vmov.8 q2[3], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[5]
; CHECKBE-NEXT: vmov.8 q2[4], r0
; CHECKBE-NEXT: vmov.u8 r0, q0[4]
; CHECKBE-NEXT: vmov.8 q2[5], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[7]
; CHECKBE-NEXT: vmov.8 q2[6], r0
; CHECKBE-NEXT: vmov.u8 r0, q0[6]
; CHECKBE-NEXT: vmov.8 q2[7], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[9]
; CHECKBE-NEXT: vmov.8 q2[8], r0
; CHECKBE-NEXT: vmov.u8 r0, q0[8]
; CHECKBE-NEXT: vmov.8 q2[9], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[11]
; CHECKBE-NEXT: vmov.8 q2[10], r0
; CHECKBE-NEXT: vmov.u8 r0, q0[10]
; CHECKBE-NEXT: vmov.8 q2[11], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[13]
; CHECKBE-NEXT: vmov.8 q2[12], r0
; CHECKBE-NEXT: vmov.u8 r0, q0[12]
; CHECKBE-NEXT: vmov.8 q2[13], r0
; CHECKBE-NEXT: vmov.u8 r0, q3[15]
; CHECKBE-NEXT: vmov.8 q2[14], r0
; CHECKBE-NEXT: vmov.u8 r0, q0[14]
; CHECKBE-NEXT: vmov.8 q2[15], r0
; CHECKBE-NEXT: vrev64.8 q0, q2
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <16 x i8> %src1, <16 x i8> %src2, <16 x i32> <i32 1, i32 16, i32 3, i32 18, i32 5, i32 20, i32 7, i32 22, i32 9, i32 24, i32 11, i32 26, i32 13, i32 28, i32 15, i32 30>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn8_t4(<16 x i8> %src1, <16 x i8> %src2) {
; CHECK-LABEL: vmovn8_t4:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnb.i16 q0, q1
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn8_t4:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.8 q2, q1
; CHECKBE-NEXT: vrev64.8 q1, q0
; CHECKBE-NEXT: vmovnb.i16 q1, q2
; CHECKBE-NEXT: vrev64.8 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <16 x i8> %src1, <16 x i8> %src2, <16 x i32> <i32 16, i32 1, i32 18, i32 3, i32 20, i32 5, i32 22, i32 7, i32 24, i32 9, i32 26, i32 11, i32 28, i32 13, i32 30, i32 15>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn8_single_t(<16 x i8> %src1) {
; CHECK-LABEL: vmovn8_single_t:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i16 q0, q0
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn8_single_t:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.8 q1, q0
; CHECKBE-NEXT: vmovnt.i16 q1, q1
; CHECKBE-NEXT: vrev64.8 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%out = shufflevector <16 x i8> %src1, <16 x i8> undef, <16 x i32> <i32 0, i32 0, i32 2, i32 2, i32 4, i32 4, i32 6, i32 6, i32 8, i32 8, i32 10, i32 10, i32 12, i32 12, i32 14, i32 14>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn32trunct_undef2(<8 x i16> %a) {
; CHECK-LABEL: vmovn32trunct_undef2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32trunct_undef2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: bx lr
entry:
%c1 = call <4 x i32> @llvm.arm.mve.vreinterpretq.v4i32.v8i16(<8 x i16> %a)
%c2 = call <4 x i32> @llvm.arm.mve.vreinterpretq.v4i32.v8i16(<8 x i16> undef)
%strided.vec = shufflevector <4 x i32> %c1, <4 x i32> %c2, <8 x i32> <i32 0, i32 4, i32 1, i32 5, i32 2, i32 6, i32 3, i32 7>
%out = trunc <8 x i32> %strided.vec to <8 x i16>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn32trunct_undef1(<8 x i16> %a) {
; CHECK-LABEL: vmovn32trunct_undef1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i32 q0, q0
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32trunct_undef1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.16 q1, q0
; CHECKBE-NEXT: vmovnt.i32 q1, q1
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%c1 = call <4 x i32> @llvm.arm.mve.vreinterpretq.v4i32.v8i16(<8 x i16> undef)
%c2 = call <4 x i32> @llvm.arm.mve.vreinterpretq.v4i32.v8i16(<8 x i16> %a)
%strided.vec = shufflevector <4 x i32> %c1, <4 x i32> %c2, <8 x i32> <i32 0, i32 4, i32 1, i32 5, i32 2, i32 6, i32 3, i32 7>
%out = trunc <8 x i32> %strided.vec to <8 x i16>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn16b_undef2(<16 x i8> %a) {
; CHECK-LABEL: vmovn16b_undef2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16b_undef2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.8 q1, q0
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%c1 = call <8 x i16> @llvm.arm.mve.vreinterpretq.v8i16.v16i8(<16 x i8> %a)
%c2 = call <8 x i16> @llvm.arm.mve.vreinterpretq.v8i16.v16i8(<16 x i8> undef)
%out = shufflevector <8 x i16> %c1, <8 x i16> %c2, <8 x i32> <i32 0, i32 9, i32 2, i32 11, i32 4, i32 13, i32 6, i32 15>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn16b_undef1(<16 x i8> %a) {
; CHECK-LABEL: vmovn16b_undef1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16b_undef1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.8 q1, q0
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%c1 = call <8 x i16> @llvm.arm.mve.vreinterpretq.v8i16.v16i8(<16 x i8> undef)
%c2 = call <8 x i16> @llvm.arm.mve.vreinterpretq.v8i16.v16i8(<16 x i8> %a)
%out = shufflevector <8 x i16> %c1, <8 x i16> %c2, <8 x i32> <i32 0, i32 9, i32 2, i32 11, i32 4, i32 13, i32 6, i32 15>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <8 x i16> @vmovn32_badlanes(<4 x i32> %src1) {
; CHECK-MVE-LABEL: vmovn32_badlanes:
; CHECK-MVE: @ %bb.0: @ %entry
; CHECK-MVE-NEXT: vmov r0, r1, d0
; CHECK-MVE-NEXT: vmov.16 q1[1], r0
; CHECK-MVE-NEXT: vmov r0, s2
; CHECK-MVE-NEXT: vmov.16 q1[3], r1
; CHECK-MVE-NEXT: vmov.16 q1[5], r1
; CHECK-MVE-NEXT: vmov.16 q1[7], r0
; CHECK-MVE-NEXT: vmov q0, q1
; CHECK-MVE-NEXT: bx lr
;
; CHECK-MVEFP-LABEL: vmovn32_badlanes:
; CHECK-MVEFP: @ %bb.0: @ %entry
; CHECK-MVEFP-NEXT: vmov r1, r2, d0
; CHECK-MVEFP-NEXT: vmov r0, s2
; CHECK-MVEFP-NEXT: vmov.16 q0[1], r1
; CHECK-MVEFP-NEXT: vmov.16 q0[3], r2
; CHECK-MVEFP-NEXT: vmov.16 q0[5], r2
; CHECK-MVEFP-NEXT: vmov.16 q0[7], r0
; CHECK-MVEFP-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn32_badlanes:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.32 q1, q0
; CHECKBE-NEXT: vmov r0, r1, d2
; CHECKBE-NEXT: vmov r2, s6
; CHECKBE-NEXT: vmov.16 q1[1], r0
; CHECKBE-NEXT: vmov.16 q1[3], r1
; CHECKBE-NEXT: vmov.16 q1[5], r1
; CHECKBE-NEXT: vmov.16 q1[7], r2
; CHECKBE-NEXT: vrev64.16 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%strided.vec = shufflevector <4 x i32> %src1, <4 x i32> undef, <8 x i32> <i32 4, i32 0, i32 5, i32 1, i32 6, i32 1, i32 7, i32 2>
%out = trunc <8 x i32> %strided.vec to <8 x i16>
ret <8 x i16> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn16trunct_undef2(<16 x i8> %a) {
; CHECK-LABEL: vmovn16trunct_undef2:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16trunct_undef2:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: bx lr
entry:
%c1 = call <8 x i16> @llvm.arm.mve.vreinterpretq.v8i16.v16i8(<16 x i8> %a)
%c2 = call <8 x i16> @llvm.arm.mve.vreinterpretq.v8i16.v16i8(<16 x i8> undef)
%strided.vec = shufflevector <8 x i16> %c1, <8 x i16> %c2, <16 x i32> <i32 0, i32 8, i32 1, i32 9, i32 2, i32 10, i32 3, i32 11, i32 4, i32 12, i32 5, i32 13, i32 6, i32 14, i32 7, i32 15>
%out = trunc <16 x i16> %strided.vec to <16 x i8>
ret <16 x i8> %out
}
define arm_aapcs_vfpcc <16 x i8> @vmovn16trunct_undef1(<16 x i8> %a) {
; CHECK-LABEL: vmovn16trunct_undef1:
; CHECK: @ %bb.0: @ %entry
; CHECK-NEXT: vmovnt.i16 q0, q0
; CHECK-NEXT: bx lr
;
; CHECKBE-LABEL: vmovn16trunct_undef1:
; CHECKBE: @ %bb.0: @ %entry
; CHECKBE-NEXT: vrev64.8 q1, q0
; CHECKBE-NEXT: vmovnt.i16 q1, q1
; CHECKBE-NEXT: vrev64.8 q0, q1
; CHECKBE-NEXT: bx lr
entry:
%c1 = call <8 x i16> @llvm.arm.mve.vreinterpretq.v8i16.v16i8(<16 x i8> undef)
%c2 = call <8 x i16> @llvm.arm.mve.vreinterpretq.v8i16.v16i8(<16 x i8> %a)
%strided.vec = shufflevector <8 x i16> %c1, <8 x i16> %c2, <16 x i32> <i32 0, i32 8, i32 1, i32 9, i32 2, i32 10, i32 3, i32 11, i32 4, i32 12, i32 5, i32 13, i32 6, i32 14, i32 7, i32 15>
%out = trunc <16 x i16> %strided.vec to <16 x i8>
ret <16 x i8> %out
}
declare <4 x i32> @llvm.arm.mve.vreinterpretq.v4i32.v8i16(<8 x i16>)
declare <8 x i16> @llvm.arm.mve.vreinterpretq.v8i16.v16i8(<16 x i8>)
Codebase Browser
llvm