/* SPDX-License-Identifier: GPL-2.0 * * Copyright 2016-2020 HabanaLabs, Ltd. * All Rights Reserved. * */ /************************************ ** This is an auto-generated file ** ** DO NOT EDIT BELOW ** ************************************/ #ifndef ASIC_REG_PCIE_AUX_REGS_H_ #define ASIC_REG_PCIE_AUX_REGS_H_ /* ***************************************** * PCIE_AUX * (Prototype: PCIE_AUX) ***************************************** */ #define mmPCIE_AUX_APB_TIMEOUT … #define mmPCIE_AUX_SW_GENERAL_PURPOSE_0 … #define mmPCIE_AUX_SW_GENERAL_PURPOSE_1 … #define mmPCIE_AUX_SW_GENERAL_PURPOSE_2 … #define mmPCIE_AUX_SW_GENERAL_PURPOSE_3 … #define mmPCIE_AUX_SW_GENERAL_PURPOSE_4 … #define mmPCIE_AUX_SW_GENERAL_PURPOSE_5 … #define mmPCIE_AUX_SW_GENERAL_PURPOSE_6 … #define mmPCIE_AUX_SW_GENERAL_PURPOSE_7 … #define mmPCIE_AUX_PHY_INIT … #define mmPCIE_AUX_LTR_MAX_LATENCY … #define mmPCIE_AUX_BAR0_START_L … #define mmPCIE_AUX_BAR0_START_H … #define mmPCIE_AUX_BAR1_START … #define mmPCIE_AUX_BAR2_START_L … #define mmPCIE_AUX_BAR2_START_H … #define mmPCIE_AUX_BAR3_START … #define mmPCIE_AUX_BAR4_START_L … #define mmPCIE_AUX_BAR4_START_H … #define mmPCIE_AUX_BAR5_START … #define mmPCIE_AUX_BAR0_LIMIT_L … #define mmPCIE_AUX_BAR0_LIMIT_H … #define mmPCIE_AUX_BAR1_LIMIT … #define mmPCIE_AUX_BAR2_LIMIT_L … #define mmPCIE_AUX_BAR2_LIMIT_H … #define mmPCIE_AUX_BAR3_LIMIT … #define mmPCIE_AUX_BAR4_LIMIT_L … #define mmPCIE_AUX_BAR4_LIMIT_H … #define mmPCIE_AUX_BAR5_LIMIT … #define mmPCIE_AUX_BUS_MASTER_EN … #define mmPCIE_AUX_MEM_SPACE_EN … #define mmPCIE_AUX_MAX_RD_REQ_SIZE … #define mmPCIE_AUX_MAX_PAYLOAD_SIZE … #define mmPCIE_AUX_EXT_TAG_EN … #define mmPCIE_AUX_RCB … #define mmPCIE_AUX_PM_NO_SOFT_RST … #define mmPCIE_AUX_PBUS_NUM … #define mmPCIE_AUX_PBUS_DEV_NUM … #define mmPCIE_AUX_NO_SNOOP_EN … #define mmPCIE_AUX_RELAX_ORDER_EN … #define mmPCIE_AUX_HP_SLOT_CTRL_ACCESS … #define mmPCIE_AUX_DLL_STATE_CHGED_EN … #define mmPCIE_AUX_CMP_CPLED_INT_EN … #define mmPCIE_AUX_HP_INT_EN … #define mmPCIE_AUX_PRE_DET_CHGEN_EN … #define mmPCIE_AUX_MRL_SENSOR_CHGED_EN … #define mmPCIE_AUX_PWR_FAULT_DET_EN … #define mmPCIE_AUX_ATTEN_BUTTON_PRESSED_EN … #define mmPCIE_AUX_PF_FLR_ACTIVE … #define mmPCIE_AUX_PF_FLR_DONE … #define mmPCIE_AUX_FLR_INT … #define mmPCIE_AUX_FLR_CTRL … #define mmPCIE_AUX_LTR_M_EN … #define mmPCIE_AUX_LTSSM_EN … #define mmPCIE_AUX_SYS_INTR … #define mmPCIE_AUX_INT_DISABLE … #define mmPCIE_AUX_SMLH_LINK_UP … #define mmPCIE_AUX_PM_CURR_STATE … #define mmPCIE_AUX_RDLH_LINK_UP … #define mmPCIE_AUX_BRDG_SLV_XFER_PENDING … #define mmPCIE_AUX_BRDG_DBI_XFER_PENDING … #define mmPCIE_AUX_AUTO_SP_DIS … #define mmPCIE_AUX_DBI … #define mmPCIE_AUX_DBI_32 … #define mmPCIE_AUX_DIAG_STATUS_BUS_0 … #define mmPCIE_AUX_DIAG_STATUS_BUS_1 … #define mmPCIE_AUX_DIAG_STATUS_BUS_2 … #define mmPCIE_AUX_DIAG_STATUS_BUS_3 … #define mmPCIE_AUX_DIAG_STATUS_BUS_4 … #define mmPCIE_AUX_DIAG_STATUS_BUS_5 … #define mmPCIE_AUX_DIAG_STATUS_BUS_6 … #define mmPCIE_AUX_DIAG_STATUS_BUS_7 … #define mmPCIE_AUX_DIAG_STATUS_BUS_8 … #define mmPCIE_AUX_DIAG_STATUS_BUS_9 … #define mmPCIE_AUX_DIAG_STATUS_BUS_10 … #define mmPCIE_AUX_DIAG_STATUS_BUS_11 … #define mmPCIE_AUX_DIAG_STATUS_BUS_12 … #define mmPCIE_AUX_DIAG_STATUS_BUS_13 … #define mmPCIE_AUX_DIAG_STATUS_BUS_14 … #define mmPCIE_AUX_DIAG_STATUS_BUS_15 … #define mmPCIE_AUX_DIAG_STATUS_BUS_16 … #define mmPCIE_AUX_DIAG_STATUS_BUS_17 … #define mmPCIE_AUX_DIAG_STATUS_BUS_18 … #define mmPCIE_AUX_DIAG_STATUS_BUS_19 … #define mmPCIE_AUX_DIAG_STATUS_BUS_20 … #define mmPCIE_AUX_DIAG_STATUS_BUS_21 … #define mmPCIE_AUX_DIAG_STATUS_BUS_22 … #define mmPCIE_AUX_DIAG_STATUS_BUS_23 … #define mmPCIE_AUX_DIAG_STATUS_BUS_24 … #define mmPCIE_AUX_DIAG_STATUS_BUS_25 … #define mmPCIE_AUX_DIAG_STATUS_BUS_26 … #define mmPCIE_AUX_DIAG_STATUS_BUS_27 … #define mmPCIE_AUX_DIAG_STATUS_BUS_28 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_0 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_1 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_2 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_3 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_4 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_5 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_6 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_7 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_8 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_9 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_10 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_11 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_12 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_13 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_14 … #define mmPCIE_AUX_CDM_RAS_DES_EC_INFO_15 … #define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_0 … #define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_1 … #define mmPCIE_AUX_CDM_RAS_DES_SD_COMMON_2 … #define mmPCIE_AUX_APP_RAS_DES_TBA_CTRL … #define mmPCIE_AUX_PM_MASTER_STATE … #define mmPCIE_AUX_PM_SLAVE_STATE … #define mmPCIE_AUX_PM_DSTATE … #define mmPCIE_AUX_PM_PME_EN … #define mmPCIE_AUX_PM_LINKST_IN_L0S … #define mmPCIE_AUX_PM_LINKST_IN_L1 … #define mmPCIE_AUX_PM_LINKST_IN_L2 … #define mmPCIE_AUX_PM_LINKST_L2_EXIT … #define mmPCIE_AUX_PM_STATUS … #define mmPCIE_AUX_APP_READY_ENTER_L23 … #define mmPCIE_AUX_APP_XFER_PENDING … #define mmPCIE_AUX_APP_REQ_L1 … #define mmPCIE_AUX_AUX_PM_EN … #define mmPCIE_AUX_APPS_PM_XMT_PME … #define mmPCIE_AUX_OUTBAND_PWRUP_CMD … #define mmPCIE_AUX_PERST … #define mmPCIE_AUX_DBI_RO_WR_DISABLE … #define mmPCIE_AUX_HOLD_PHY_RST … #define mmPCIE_AUX_TLP_INTERNAL_ERR_REP … #define mmPCIE_AUX_APP_SRIS_MODE … #define mmPCIE_AUX_BUS_MSTR_EN_CLR_INTR … #define mmPCIE_AUX_BUS_MSTR_EN_CLR_INTR_MASK … #endif /* ASIC_REG_PCIE_AUX_REGS_H_ */
Codebase Browser
linux