/* SPDX-License-Identifier: GPL-2.0 * * Copyright 2016-2020 HabanaLabs, Ltd. * All Rights Reserved. * */ /************************************ ** This is an auto-generated file ** ** DO NOT EDIT BELOW ** ************************************/ #ifndef ASIC_REG_PCIE_DBI_REGS_H_ #define ASIC_REG_PCIE_DBI_REGS_H_ /* ***************************************** * PCIE_DBI * (Prototype: PCIE_DBI) ***************************************** */ #define mmPCIE_DBI_DEVICE_ID_VENDOR_ID_REG … #define mmPCIE_DBI_STATUS_COMMAND_REG … #define mmPCIE_DBI_CLASS_CODE_REVISION_ID … #define mmPCIE_DBI_BIST_HEADER_TYPE_LATENCY_CACHE_LINE_SIZE_REG … #define mmPCIE_DBI_BAR0_REG … #define mmPCIE_DBI_BAR1_REG … #define mmPCIE_DBI_BAR2_REG … #define mmPCIE_DBI_BAR3_REG … #define mmPCIE_DBI_BAR4_REG … #define mmPCIE_DBI_BAR5_REG … #define mmPCIE_DBI_CARDBUS_CIS_PTR_REG … #define mmPCIE_DBI_SUBSYSTEM_ID_SUBSYSTEM_VENDOR_ID_REG … #define mmPCIE_DBI_EXP_ROM_BASE_ADDR_REG … #define mmPCIE_DBI_PCI_CAP_PTR_REG … #define mmPCIE_DBI_MAX_LATENCY_MIN_GRANT_INTERRUPT_PIN_INTERRUPT_LINE_REG … #define mmPCIE_DBI_CAP_ID_NXT_PTR_REG … #define mmPCIE_DBI_CON_STATUS_REG … #define mmPCIE_DBI_PCI_MSI_CAP_ID_NEXT_CTRL_REG … #define mmPCIE_DBI_MSI_CAP_OFF_04H_REG … #define mmPCIE_DBI_MSI_CAP_OFF_08H_REG … #define mmPCIE_DBI_MSI_CAP_OFF_0CH_REG … #define mmPCIE_DBI_MSI_CAP_OFF_10H_REG … #define mmPCIE_DBI_MSI_CAP_OFF_14H_REG … #define mmPCIE_DBI_PCIE_CAP_ID_PCIE_NEXT_CAP_PTR_PCIE_CAP_REG … #define mmPCIE_DBI_DEVICE_CAPABILITIES_REG … #define mmPCIE_DBI_DEVICE_CONTROL_DEVICE_STATUS … #define mmPCIE_DBI_LINK_CAPABILITIES_REG … #define mmPCIE_DBI_LINK_CONTROL_LINK_STATUS_REG … #define mmPCIE_DBI_DEVICE_CAPABILITIES2_REG … #define mmPCIE_DBI_DEVICE_CONTROL2_DEVICE_STATUS2_REG … #define mmPCIE_DBI_LINK_CAPABILITIES2_REG … #define mmPCIE_DBI_LINK_CONTROL2_LINK_STATUS2_REG … #define mmPCIE_DBI_PCI_MSIX_CAP_ID_NEXT_CTRL_REG … #define mmPCIE_DBI_MSIX_TABLE_OFFSET_REG … #define mmPCIE_DBI_MSIX_PBA_OFFSET_REG … #define mmPCIE_DBI_AER_EXT_CAP_HDR_OFF … #define mmPCIE_DBI_UNCORR_ERR_STATUS_OFF … #define mmPCIE_DBI_UNCORR_ERR_MASK_OFF … #define mmPCIE_DBI_UNCORR_ERR_SEV_OFF … #define mmPCIE_DBI_CORR_ERR_STATUS_OFF … #define mmPCIE_DBI_CORR_ERR_MASK_OFF … #define mmPCIE_DBI_ADV_ERR_CAP_CTRL_OFF … #define mmPCIE_DBI_HDR_LOG_0_OFF … #define mmPCIE_DBI_HDR_LOG_1_OFF … #define mmPCIE_DBI_HDR_LOG_2_OFF … #define mmPCIE_DBI_HDR_LOG_3_OFF … #define mmPCIE_DBI_TLP_PREFIX_LOG_1_OFF … #define mmPCIE_DBI_TLP_PREFIX_LOG_2_OFF … #define mmPCIE_DBI_TLP_PREFIX_LOG_3_OFF … #define mmPCIE_DBI_TLP_PREFIX_LOG_4_OFF … #define mmPCIE_DBI_SPCIE_CAP_HEADER_REG … #define mmPCIE_DBI_LINK_CONTROL3_REG … #define mmPCIE_DBI_LANE_ERR_STATUS_REG … #define mmPCIE_DBI_SPCIE_CAP_OFF_0CH_REG … #define mmPCIE_DBI_SPCIE_CAP_OFF_10H_REG … #define mmPCIE_DBI_SPCIE_CAP_OFF_14H_REG … #define mmPCIE_DBI_SPCIE_CAP_OFF_18H_REG … #define mmPCIE_DBI_SPCIE_CAP_OFF_1CH_REG … #define mmPCIE_DBI_SPCIE_CAP_OFF_20H_REG … #define mmPCIE_DBI_SPCIE_CAP_OFF_24H_REG … #define mmPCIE_DBI_SPCIE_CAP_OFF_28H_REG … #define mmPCIE_DBI_PL16G_EXT_CAP_HDR_REG … #define mmPCIE_DBI_PL16G_CAPABILITY_REG … #define mmPCIE_DBI_PL16G_CONTROL_REG … #define mmPCIE_DBI_PL16G_STATUS_REG … #define mmPCIE_DBI_PL16G_LC_DPAR_STATUS_REG … #define mmPCIE_DBI_PL16G_FIRST_RETIMER_DPAR_STATUS_REG … #define mmPCIE_DBI_PL16G_SECOND_RETIMER_DPAR_STATUS_REG … #define mmPCIE_DBI_PL16G_CAP_OFF_20H_REG … #define mmPCIE_DBI_PL16G_CAP_OFF_24H_REG … #define mmPCIE_DBI_PL16G_CAP_OFF_28H_REG … #define mmPCIE_DBI_PL16G_CAP_OFF_2CH_REG … #define mmPCIE_DBI_MARGIN_EXT_CAP_HDR_REG … #define mmPCIE_DBI_MARGIN_PORT_CAPABILITIES_STATUS_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS0_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS1_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS2_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS3_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS4_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS5_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS6_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS7_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS8_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS9_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS10_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS11_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS12_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS13_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS14_REG … #define mmPCIE_DBI_MARGIN_LANE_CNTRL_STATUS15_REG … #define mmPCIE_DBI_LTR_CAP_HDR_REG … #define mmPCIE_DBI_LTR_LATENCY_REG … #define mmPCIE_DBI_RAS_DES_CAP_HEADER_REG … #define mmPCIE_DBI_VENDOR_SPECIFIC_HEADER_REG … #define mmPCIE_DBI_EVENT_COUNTER_CONTROL_REG … #define mmPCIE_DBI_EVENT_COUNTER_DATA_REG … #define mmPCIE_DBI_TIME_BASED_ANALYSIS_CONTROL_REG … #define mmPCIE_DBI_TIME_BASED_ANALYSIS_DATA_REG … #define mmPCIE_DBI_TIME_BASED_ANALYSIS_DATA_63_32_REG … #define mmPCIE_DBI_EINJ_ENABLE_REG … #define mmPCIE_DBI_EINJ0_CRC_REG … #define mmPCIE_DBI_EINJ1_SEQNUM_REG … #define mmPCIE_DBI_EINJ2_DLLP_REG … #define mmPCIE_DBI_EINJ3_SYMBOL_REG … #define mmPCIE_DBI_EINJ4_FC_REG … #define mmPCIE_DBI_EINJ5_SP_TLP_REG … #define mmPCIE_DBI_EINJ6_COMPARE_POINT_H0_REG … #define mmPCIE_DBI_EINJ6_COMPARE_POINT_H1_REG … #define mmPCIE_DBI_EINJ6_COMPARE_POINT_H2_REG … #define mmPCIE_DBI_EINJ6_COMPARE_POINT_H3_REG … #define mmPCIE_DBI_EINJ6_COMPARE_VALUE_H0_REG … #define mmPCIE_DBI_EINJ6_COMPARE_VALUE_H1_REG … #define mmPCIE_DBI_EINJ6_COMPARE_VALUE_H2_REG … #define mmPCIE_DBI_EINJ6_COMPARE_VALUE_H3_REG … #define mmPCIE_DBI_EINJ6_CHANGE_POINT_H0_REG … #define mmPCIE_DBI_EINJ6_CHANGE_POINT_H1_REG … #define mmPCIE_DBI_EINJ6_CHANGE_POINT_H2_REG … #define mmPCIE_DBI_EINJ6_CHANGE_POINT_H3_REG … #define mmPCIE_DBI_EINJ6_CHANGE_VALUE_H0_REG … #define mmPCIE_DBI_EINJ6_CHANGE_VALUE_H1_REG … #define mmPCIE_DBI_EINJ6_CHANGE_VALUE_H2_REG … #define mmPCIE_DBI_EINJ6_CHANGE_VALUE_H3_REG … #define mmPCIE_DBI_EINJ6_TLP_REG … #define mmPCIE_DBI_SD_CONTROL1_REG … #define mmPCIE_DBI_SD_CONTROL2_REG … #define mmPCIE_DBI_SD_STATUS_L1LANE_REG … #define mmPCIE_DBI_SD_STATUS_L1LTSSM_REG … #define mmPCIE_DBI_SD_STATUS_PM_REG … #define mmPCIE_DBI_SD_STATUS_L2_REG … #define mmPCIE_DBI_SD_STATUS_L3FC_REG … #define mmPCIE_DBI_SD_STATUS_L3_REG … #define mmPCIE_DBI_SD_EQ_CONTROL1_REG … #define mmPCIE_DBI_SD_EQ_CONTROL2_REG … #define mmPCIE_DBI_SD_EQ_CONTROL3_REG … #define mmPCIE_DBI_SD_EQ_STATUS1_REG … #define mmPCIE_DBI_SD_EQ_STATUS2_REG … #define mmPCIE_DBI_SD_EQ_STATUS3_REG … #define mmPCIE_DBI_DATA_LINK_FEATURE_EXT_HDR_OFF … #define mmPCIE_DBI_DATA_LINK_FEATURE_CAP_OFF … #define mmPCIE_DBI_DATA_LINK_FEATURE_STATUS_OFF … #define mmPCIE_DBI_ACK_LATENCY_TIMER_OFF … #define mmPCIE_DBI_VENDOR_SPEC_DLLP_OFF … #define mmPCIE_DBI_PORT_FORCE_OFF … #define mmPCIE_DBI_ACK_F_ASPM_CTRL_OFF … #define mmPCIE_DBI_PORT_LINK_CTRL_OFF … #define mmPCIE_DBI_LANE_SKEW_OFF … #define mmPCIE_DBI_TIMER_CTRL_MAX_FUNC_NUM_OFF … #define mmPCIE_DBI_SYMBOL_TIMER_FILTER_1_OFF … #define mmPCIE_DBI_FILTER_MASK_2_OFF … #define mmPCIE_DBI_AMBA_MUL_OB_DECOMP_NP_SUB_REQ_CTRL_OFF … #define mmPCIE_DBI_PL_DEBUG0_OFF … #define mmPCIE_DBI_PL_DEBUG1_OFF … #define mmPCIE_DBI_TX_P_FC_CREDIT_STATUS_OFF … #define mmPCIE_DBI_TX_NP_FC_CREDIT_STATUS_OFF … #define mmPCIE_DBI_TX_CPL_FC_CREDIT_STATUS_OFF … #define mmPCIE_DBI_QUEUE_STATUS_OFF … #define mmPCIE_DBI_VC_TX_ARBI_1_OFF … #define mmPCIE_DBI_VC_TX_ARBI_2_OFF … #define mmPCIE_DBI_VC0_P_RX_Q_CTRL_OFF … #define mmPCIE_DBI_VC0_NP_RX_Q_CTRL_OFF … #define mmPCIE_DBI_VC0_CPL_RX_Q_CTRL_OFF … #define mmPCIE_DBI_GEN2_CTRL_OFF … #define mmPCIE_DBI_PHY_STATUS_OFF … #define mmPCIE_DBI_PHY_CONTROL_OFF … #define mmPCIE_DBI_TRGT_MAP_CTRL_OFF … #define mmPCIE_DBI_CLOCK_GATING_CTRL_OFF … #define mmPCIE_DBI_GEN3_RELATED_OFF … #define mmPCIE_DBI_GEN3_EQ_CONTROL_OFF … #define mmPCIE_DBI_GEN3_EQ_FB_MODE_DIR_CHANGE_OFF … #define mmPCIE_DBI_ORDER_RULE_CTRL_OFF … #define mmPCIE_DBI_PIPE_LOOPBACK_CONTROL_OFF … #define mmPCIE_DBI_MISC_CONTROL_1_OFF … #define mmPCIE_DBI_MULTI_LANE_CONTROL_OFF … #define mmPCIE_DBI_PHY_INTEROP_CTRL_OFF … #define mmPCIE_DBI_TRGT_CPL_LUT_DELETE_ENTRY_OFF … #define mmPCIE_DBI_LINK_FLUSH_CONTROL_OFF … #define mmPCIE_DBI_AMBA_ERROR_RESPONSE_DEFAULT_OFF … #define mmPCIE_DBI_AMBA_LINK_TIMEOUT_OFF … #define mmPCIE_DBI_AMBA_ORDERING_CTRL_OFF … #define mmPCIE_DBI_COHERENCY_CONTROL_1_OFF … #define mmPCIE_DBI_COHERENCY_CONTROL_2_OFF … #define mmPCIE_DBI_COHERENCY_CONTROL_3_OFF … #define mmPCIE_DBI_AXI_MSTR_MSG_ADDR_LOW_OFF … #define mmPCIE_DBI_AXI_MSTR_MSG_ADDR_HIGH_OFF … #define mmPCIE_DBI_PCIE_VERSION_NUMBER_OFF … #define mmPCIE_DBI_PCIE_VERSION_TYPE_OFF … #define mmPCIE_DBI_MSIX_ADDRESS_MATCH_LOW_OFF … #define mmPCIE_DBI_MSIX_ADDRESS_MATCH_HIGH_OFF … #define mmPCIE_DBI_MSIX_DOORBELL_OFF … #define mmPCIE_DBI_MSIX_RAM_CTRL_OFF … #define mmPCIE_DBI_PL_LTR_LATENCY_OFF … #define mmPCIE_DBI_AUX_CLK_FREQ_OFF … #define mmPCIE_DBI_POWERDOWN_CTRL_STATUS_OFF … #define mmPCIE_DBI_PHY_VIEWPORT_CTLSTS_OFF … #define mmPCIE_DBI_PHY_VIEWPORT_DATA_OFF … #define mmPCIE_DBI_GEN4_LANE_MARGINING_1_OFF … #define mmPCIE_DBI_GEN4_LANE_MARGINING_2_OFF … #define mmPCIE_DBI_PIPE_RELATED_OFF … #define mmPCIE_DBI_RX_SERIALIZATION_Q_CTRL_OFF … #endif /* ASIC_REG_PCIE_DBI_REGS_H_ */
Codebase Browser
linux