/* SPDX-License-Identifier: GPL-2.0 * * Copyright 2016-2020 HabanaLabs, Ltd. * All Rights Reserved. * */ /************************************ ** This is an auto-generated file ** ** DO NOT EDIT BELOW ** ************************************/ #ifndef ASIC_REG_PCIE_WRAP_REGS_H_ #define ASIC_REG_PCIE_WRAP_REGS_H_ /* ***************************************** * PCIE_WRAP * (Prototype: PCIE_WRAP) ***************************************** */ #define mmPCIE_WRAP_INTR_GEN_MASK_MIN_ADDR_0 … #define mmPCIE_WRAP_INTR_GEN_MASK_MIN_ADDR_1 … #define mmPCIE_WRAP_INTR_GEN_MASK_MAX_ADDR_0 … #define mmPCIE_WRAP_INTR_GEN_MASK_MAX_ADDR_1 … #define mmPCIE_WRAP_INTR_GEN_MASK_TIMER … #define mmPCIE_WRAP_INTR_GEN_MASK_CTRL … #define mmPCIE_WRAP_MSIX_DOORBELL_OFF_ADDR … #define mmPCIE_WRAP_MSIX_MASK_CTRL … #define mmPCIE_WRAP_PHY_FW_SRAM_ADDR_L_0 … #define mmPCIE_WRAP_PHY_FW_SRAM_ADDR_L_1 … #define mmPCIE_WRAP_PHY_FW_SRAM_ADDR_H_0 … #define mmPCIE_WRAP_PHY_FW_SRAM_ADDR_H_1 … #define mmPCIE_WRAP_PHY_FW_SRAM_CFG_ADDR … #define mmPCIE_WRAP_MSIX_GW … #define mmPCIE_WRAP_MSIX_GW_VEC … #define mmPCIE_WRAP_MSIX_GW_INTR … #define mmPCIE_WRAP_MSIX_GW_TABLE_0 … #define mmPCIE_WRAP_MSIX_GW_TABLE_1 … #define mmPCIE_WRAP_MSIX_GW_TABLE_2 … #define mmPCIE_WRAP_MSIX_GW_TABLE_3 … #define mmPCIE_WRAP_MSIX_GW_TABLE_4 … #define mmPCIE_WRAP_MSIX_GW_TABLE_5 … #define mmPCIE_WRAP_MSIX_GW_TABLE_6 … #define mmPCIE_WRAP_MSIX_GW_TABLE_7 … #define mmPCIE_WRAP_MSIX_GW_TABLE_8 … #define mmPCIE_WRAP_MSIX_GW_TABLE_9 … #define mmPCIE_WRAP_MSIX_GW_TABLE_10 … #define mmPCIE_WRAP_MSIX_GW_TABLE_11 … #define mmPCIE_WRAP_MSIX_GW_TABLE_12 … #define mmPCIE_WRAP_MSIX_GW_TABLE_13 … #define mmPCIE_WRAP_MSIX_GW_TABLE_14 … #define mmPCIE_WRAP_MSIX_GW_TABLE_15 … #define mmPCIE_WRAP_VUART_RX_0 … #define mmPCIE_WRAP_VUART_RX_1 … #define mmPCIE_WRAP_VUART_RX_2 … #define mmPCIE_WRAP_VUART_TX_0 … #define mmPCIE_WRAP_VUART_TX_1 … #define mmPCIE_WRAP_VUART_TX_2 … #define mmPCIE_WRAP_MSI_GW_BLOCK … #define mmPCIE_WRAP_PHY_FW_FSM_SIZE … #define mmPCIE_WRAP_HOST_ACCESS_TERMINATION … #define mmPCIE_WRAP_ILLEGAL_LBW_REQ_CTRL … #define mmPCIE_WRAP_ILLEGAL_LBW_REQ_ADDR_0 … #define mmPCIE_WRAP_ILLEGAL_LBW_REQ_ADDR_1 … #define mmPCIE_WRAP_ILLEGAL_LBW_REQ_INTR … #define mmPCIE_WRAP_OUTBOUND_ADDR_LSB … #define mmPCIE_WRAP_LBW_WSTRB_OVRD … #define mmPCIE_WRAP_LBW_GW_ADDR_0 … #define mmPCIE_WRAP_LBW_GW_ADDR_1 … #define mmPCIE_WRAP_LBW_GW_ADDR_2 … #define mmPCIE_WRAP_LBW_GW_ADDR_3 … #define mmPCIE_WRAP_LBW_GW_ADDR_4 … #define mmPCIE_WRAP_LBW_GW_ADDR_5 … #define mmPCIE_WRAP_LBW_GW_ADDR_6 … #define mmPCIE_WRAP_LBW_GW_ADDR_7 … #define mmPCIE_WRAP_LBW_GW_DATA_0 … #define mmPCIE_WRAP_LBW_GW_DATA_1 … #define mmPCIE_WRAP_LBW_GW_DATA_2 … #define mmPCIE_WRAP_LBW_GW_DATA_3 … #define mmPCIE_WRAP_LBW_GW_DATA_4 … #define mmPCIE_WRAP_LBW_GW_DATA_5 … #define mmPCIE_WRAP_LBW_GW_DATA_6 … #define mmPCIE_WRAP_LBW_GW_DATA_7 … #define mmPCIE_WRAP_LBW_GW_GO_0 … #define mmPCIE_WRAP_LBW_GW_GO_1 … #define mmPCIE_WRAP_LBW_GW_GO_2 … #define mmPCIE_WRAP_LBW_GW_GO_3 … #define mmPCIE_WRAP_LBW_GW_GO_4 … #define mmPCIE_WRAP_LBW_GW_GO_5 … #define mmPCIE_WRAP_LBW_GW_GO_6 … #define mmPCIE_WRAP_LBW_GW_GO_7 … #define mmPCIE_WRAP_LBW_GW_STATUS_0 … #define mmPCIE_WRAP_LBW_GW_STATUS_1 … #define mmPCIE_WRAP_LBW_GW_STATUS_2 … #define mmPCIE_WRAP_LBW_GW_STATUS_3 … #define mmPCIE_WRAP_LBW_GW_STATUS_4 … #define mmPCIE_WRAP_LBW_GW_STATUS_5 … #define mmPCIE_WRAP_LBW_GW_STATUS_6 … #define mmPCIE_WRAP_LBW_GW_STATUS_7 … #define mmPCIE_WRAP_OUTBOUND_OUTSTANDING … #define mmPCIE_WRAP_MASK_REQ … #define mmPCIE_WRAP_ONE_IN_FLIGHT … #define mmPCIE_WRAP_IND_AWPROT … #define mmPCIE_WRAP_SLV_AWMISC_INFO … #define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_0 … #define mmPCIE_WRAP_SLV_AWMISC_INFO_HDR_34DW_1 … #define mmPCIE_WRAP_SLV_AWMISC_INFO_P_TAG … #define mmPCIE_WRAP_SLV_AWMISC_INFO_ATU_BYPAS … #define mmPCIE_WRAP_SLV_AWMISC_INFO_FUNC_NUM … #define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_ACT … #define mmPCIE_WRAP_SLV_AWMISC_INFO_VFUNC_NUM … #define mmPCIE_WRAP_SLV_AWMISC_INFO_TLPPRFX … #define mmPCIE_WRAP_SLV_ARMISC_INFO … #define mmPCIE_WRAP_SLV_ARMISC_INFO_TLPPRFX … #define mmPCIE_WRAP_SLV_ARMISC_INFO_ATU_BYP … #define mmPCIE_WRAP_SLV_ARMISC_INFO_FUNC_NUM … #define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_ACT … #define mmPCIE_WRAP_SLV_ARMISC_INFO_VFUNC_NUM … #define mmPCIE_WRAP_MESO_FIFO_CTRL_0 … #define mmPCIE_WRAP_MESO_FIFO_CTRL_1 … #define mmPCIE_WRAP_MESO_FIFO_W_LFSR_POLY_0 … #define mmPCIE_WRAP_MESO_FIFO_W_LFSR_POLY_1 … #define mmPCIE_WRAP_MESO_FIFO_R_LFSR_POLY_0 … #define mmPCIE_WRAP_MESO_FIFO_R_LFSR_POLY_1 … #define mmPCIE_WRAP_MESO_FIFO_W_PUSH_CNT_0 … #define mmPCIE_WRAP_MESO_FIFO_W_PUSH_CNT_1 … #define mmPCIE_WRAP_MESO_FIFO_W_BP_CNT_0 … #define mmPCIE_WRAP_MESO_FIFO_W_BP_CNT_1 … #define mmPCIE_WRAP_MESO_FIFO_R_ERR_CNT_0 … #define mmPCIE_WRAP_MESO_FIFO_R_ERR_CNT_1 … #define mmPCIE_WRAP_MESO_FIFO_R_POP_CNT_0 … #define mmPCIE_WRAP_MESO_FIFO_R_POP_CNT_1 … #define mmPCIE_WRAP_MESO_FIFO_W_LFSR_0 … #define mmPCIE_WRAP_MESO_FIFO_W_LFSR_1 … #define mmPCIE_WRAP_MESO_FIFO_R_LFSR_0 … #define mmPCIE_WRAP_MESO_FIFO_R_LFSR_1 … #define mmPCIE_WRAP_MESO_FIFO_W_PUSH_LFSR_0 … #define mmPCIE_WRAP_MESO_FIFO_W_PUSH_LFSR_1 … #define mmPCIE_WRAP_MESO_FIFO_R_POP_LFSR_0 … #define mmPCIE_WRAP_MESO_FIFO_R_POP_LFSR_1 … #define mmPCIE_WRAP_MESO_FIFO_W_BP_PERIOD_0 … #define mmPCIE_WRAP_MESO_FIFO_W_BP_PERIOD_1 … #define mmPCIE_WRAP_MESO_FIFO_R_BP_PERIOD_0 … #define mmPCIE_WRAP_MESO_FIFO_R_BP_PERIOD_1 … #define mmPCIE_WRAP_MESO_FIFO_W_USED_CNT_0 … #define mmPCIE_WRAP_MESO_FIFO_W_USED_CNT_1 … #define mmPCIE_WRAP_MESO_FIFO_R_USED_CNT_0 … #define mmPCIE_WRAP_MESO_FIFO_R_USED_CNT_1 … #define mmPCIE_WRAP_P2P_TABLE_0 … #define mmPCIE_WRAP_P2P_TABLE_1 … #define mmPCIE_WRAP_P2P_TABLE_2 … #define mmPCIE_WRAP_P2P_TABLE_3 … #define mmPCIE_WRAP_P2P_TABLE_4 … #define mmPCIE_WRAP_P2P_TABLE_5 … #define mmPCIE_WRAP_P2P_TABLE_6 … #define mmPCIE_WRAP_P2P_TABLE_7 … #define mmPCIE_WRAP_P2P_TABLE_8 … #define mmPCIE_WRAP_P2P_TABLE_9 … #define mmPCIE_WRAP_P2P_TABLE_10 … #define mmPCIE_WRAP_P2P_TABLE_11 … #define mmPCIE_WRAP_P2P_TABLE_12 … #define mmPCIE_WRAP_P2P_TABLE_13 … #define mmPCIE_WRAP_P2P_TABLE_14 … #define mmPCIE_WRAP_P2P_TABLE_15 … #define mmPCIE_WRAP_P2P_TABLE_16 … #define mmPCIE_WRAP_P2P_TABLE_17 … #define mmPCIE_WRAP_P2P_TABLE_18 … #define mmPCIE_WRAP_P2P_TABLE_19 … #define mmPCIE_WRAP_P2P_TABLE_20 … #define mmPCIE_WRAP_P2P_TABLE_21 … #define mmPCIE_WRAP_P2P_TABLE_22 … #define mmPCIE_WRAP_P2P_TABLE_23 … #define mmPCIE_WRAP_P2P_TABLE_24 … #define mmPCIE_WRAP_P2P_TABLE_25 … #define mmPCIE_WRAP_P2P_TABLE_26 … #define mmPCIE_WRAP_P2P_TABLE_27 … #define mmPCIE_WRAP_P2P_TABLE_28 … #define mmPCIE_WRAP_P2P_TABLE_29 … #define mmPCIE_WRAP_P2P_TABLE_30 … #define mmPCIE_WRAP_P2P_TABLE_31 … #define mmPCIE_WRAP_P2P_TABLE_32 … #define mmPCIE_WRAP_P2P_TABLE_33 … #define mmPCIE_WRAP_P2P_TABLE_34 … #define mmPCIE_WRAP_P2P_TABLE_35 … #define mmPCIE_WRAP_P2P_TABLE_36 … #define mmPCIE_WRAP_P2P_TABLE_37 … #define mmPCIE_WRAP_P2P_TABLE_38 … #define mmPCIE_WRAP_P2P_TABLE_39 … #define mmPCIE_WRAP_P2P_TABLE_40 … #define mmPCIE_WRAP_P2P_TABLE_41 … #define mmPCIE_WRAP_P2P_TABLE_42 … #define mmPCIE_WRAP_P2P_TABLE_43 … #define mmPCIE_WRAP_P2P_TABLE_44 … #define mmPCIE_WRAP_P2P_TABLE_45 … #define mmPCIE_WRAP_P2P_TABLE_46 … #define mmPCIE_WRAP_P2P_TABLE_47 … #define mmPCIE_WRAP_P2P_TABLE_48 … #define mmPCIE_WRAP_P2P_TABLE_49 … #define mmPCIE_WRAP_P2P_TABLE_50 … #define mmPCIE_WRAP_P2P_TABLE_51 … #define mmPCIE_WRAP_P2P_TABLE_52 … #define mmPCIE_WRAP_P2P_TABLE_53 … #define mmPCIE_WRAP_P2P_TABLE_54 … #define mmPCIE_WRAP_P2P_TABLE_55 … #define mmPCIE_WRAP_P2P_TABLE_56 … #define mmPCIE_WRAP_P2P_TABLE_57 … #define mmPCIE_WRAP_P2P_TABLE_58 … #define mmPCIE_WRAP_P2P_TABLE_59 … #define mmPCIE_WRAP_P2P_TABLE_60 … #define mmPCIE_WRAP_P2P_TABLE_61 … #define mmPCIE_WRAP_P2P_TABLE_62 … #define mmPCIE_WRAP_P2P_TABLE_63 … #define mmPCIE_WRAP_P2P_EN … #define mmPCIE_WRAP_P2P_REQ_ID … #define mmPCIE_WRAP_P2P_INTR … #define mmPCIE_WRAP_P2P_TERMINATE_RESP … #define mmPCIE_WRAP_GIC_INTR_TERMINATE_CTRL … #define mmPCIE_WRAP_GIC_INTR_TERMINATE_CNT … #define mmPCIE_WRAP_CPU_HOT_RST … #define mmPCIE_WRAP_LBW_AXI_SPLIT_MAX_OUTSTAN … #define mmPCIE_WRAP_AXI_SPLIT_NO_WR_INFLIGHT … #define mmPCIE_WRAP_PCIE_WR_BUF … #define mmPCIE_WRAP_PCIE_CACHE_OVR … #define mmPCIE_WRAP_PCIE_LOCK_OVR … #define mmPCIE_WRAP_PCIE_PROT_OVR … #define mmPCIE_WRAP_PCIE_ARUSER_OVR_0 … #define mmPCIE_WRAP_PCIE_ARUSER_OVR_1 … #define mmPCIE_WRAP_PCIE_AWUSER_OVR_0 … #define mmPCIE_WRAP_PCIE_AWUSER_OVR_1 … #define mmPCIE_WRAP_PCIE_ARUSER_OVR_EN_0 … #define mmPCIE_WRAP_PCIE_ARUSER_OVR_EN_1 … #define mmPCIE_WRAP_PCIE_AWUSER_OVR_EN_0 … #define mmPCIE_WRAP_PCIE_AWUSER_OVR_EN_1 … #define mmPCIE_WRAP_PCIE_MAX_OUTSTAND … #define mmPCIE_WRAP_PCIE_MST_IN … #define mmPCIE_WRAP_PCIE_RSP_OK … #define mmPCIE_WRAP_AXI_SPLIT_INTR_0 … #define mmPCIE_WRAP_AXI_SPLIT_INTR_1 … #define mmPCIE_WRAP_AXI_DRAIN_MSTR_IF_CFG_0 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_0 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_1 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_2 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_3 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_4 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_5 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_6 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_7 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_8 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_9 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_10 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_11 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_12 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_13 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_14 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_15 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_16 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_17 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_18 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_19 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_20 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_21 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_22 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_23 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_24 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_25 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_26 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_27 … #define mmPCIE_WRAP_AXI_DRAIN_EXTMEM_POLY_H3_28 … #define mmPCIE_WRAP_AXI_DRAIN_ACTIVE … #define mmPCIE_WRAP_AXI_DRAIN_IND … #define mmPCIE_WRAP_HBW_DRAIN_TIMEOUT … #define mmPCIE_WRAP_HBW_DRAIN_CFG … #define mmPCIE_WRAP_LBW_DRAIN_TIMEOUT … #define mmPCIE_WRAP_LBW_DRAIN_CFG … #define mmPCIE_WRAP_LBW_DRAIN_DELAY_EN_CNT … #define mmPCIE_WRAP_PHY_FW_FSM … #define mmPCIE_WRAP_PCIE_PHY_BASE_ADDR_L … #define mmPCIE_WRAP_PCIE_PHY_BASE_ADDR_H … #define mmPCIE_WRAP_PCIE_CORE_BASE_ADDR_L … #define mmPCIE_WRAP_PCIE_CORE_BASE_ADDR_H … #define mmPCIE_WRAP_SPMU_INTR … #define mmPCIE_WRAP_AXI_INTR … #define mmPCIE_WRAP_PCIE_IC_SEI_INTR_IND … #define mmPCIE_WRAP_PMMU_RTR_CFG … #define mmPCIE_WRAP_PSOC_RST_CTRL … #define mmPCIE_WRAP_PSOC_BOOT_MNG_DONE … #define mmPCIE_WRAP_ASID_MOD_CTRL … #define mmPCIE_WRAP_ASID_MOD_ADDR_L_0 … #define mmPCIE_WRAP_ASID_MOD_ADDR_L_1 … #define mmPCIE_WRAP_ASID_MOD_ADDR_H_0 … #define mmPCIE_WRAP_ASID_MOD_ADDR_H_1 … #define mmPCIE_WRAP_CS_TRACE_AXI_CTRL … #define mmPCIE_WRAP_FLR_FSM_CTRL … #define mmPCIE_WRAP_HBW_DRAIN_WR_ADDR_0 … #define mmPCIE_WRAP_HBW_DRAIN_WR_ADDR_1 … #define mmPCIE_WRAP_HBW_DRAIN_RD_ADDR_0 … #define mmPCIE_WRAP_HBW_DRAIN_RD_ADDR_1 … #define mmPCIE_WRAP_HBW_DRAIN_STAMP … #define mmPCIE_WRAP_LBW_DRAIN_WR_ADDR_0 … #define mmPCIE_WRAP_LBW_DRAIN_WR_ADDR_1 … #define mmPCIE_WRAP_LBW_DRAIN_RD_ADDR_0 … #define mmPCIE_WRAP_LBW_DRAIN_RD_ADDR_1 … #define mmPCIE_WRAP_LBW_DRAIN_STAMP … #define mmPCIE_WRAP_EXTMEM_HBM_LOC … #define mmPCIE_WRAP_EXTMEM_PC_LOC … #define mmPCIE_WRAP_EXTMEM_NONLIN_HBM … #define mmPCIE_WRAP_EXTMEM_NONLIN_PC … #define mmPCIE_WRAP_EXTMEM_NONLIN_HBM_NUM … #define mmPCIE_WRAP_EXTMEM_NONLIN_HBM_MAP … #endif /* ASIC_REG_PCIE_WRAP_REGS_H_ */
Codebase Browser
linux