/* SPDX-License-Identifier: GPL-2.0 * * Copyright 2016-2020 HabanaLabs, Ltd. * All Rights Reserved. * */ /************************************ ** This is an auto-generated file ** ** DO NOT EDIT BELOW ** ************************************/ #ifndef ASIC_REG_PCIE_DEC0_CMD_REGS_H_ #define ASIC_REG_PCIE_DEC0_CMD_REGS_H_ /* ***************************************** * PCIE_DEC0_CMD * (Prototype: VSI_CMD) ***************************************** */ #define mmPCIE_DEC0_CMD_SWREG0 … #define mmPCIE_DEC0_CMD_SWREG1 … #define mmPCIE_DEC0_CMD_SWREG2 … #define mmPCIE_DEC0_CMD_SWREG3 … #define mmPCIE_DEC0_CMD_SWREG4 … #define mmPCIE_DEC0_CMD_SWREG5 … #define mmPCIE_DEC0_CMD_SWREG6 … #define mmPCIE_DEC0_CMD_SWREG7 … #define mmPCIE_DEC0_CMD_SWREG8 … #define mmPCIE_DEC0_CMD_SWREG9 … #define mmPCIE_DEC0_CMD_SWREG10 … #define mmPCIE_DEC0_CMD_SWREG11 … #define mmPCIE_DEC0_CMD_SWREG12 … #define mmPCIE_DEC0_CMD_SWREG13 … #define mmPCIE_DEC0_CMD_SWREG14 … #define mmPCIE_DEC0_CMD_SWREG15 … #define mmPCIE_DEC0_CMD_SWREG16 … #define mmPCIE_DEC0_CMD_SWREG17 … #define mmPCIE_DEC0_CMD_SWREG18 … #define mmPCIE_DEC0_CMD_SWREG19 … #define mmPCIE_DEC0_CMD_SWREG20 … #define mmPCIE_DEC0_CMD_SWREG21 … #define mmPCIE_DEC0_CMD_SWREG22 … #define mmPCIE_DEC0_CMD_SWREG23 … #define mmPCIE_DEC0_CMD_SWREG24 … #define mmPCIE_DEC0_CMD_SWREG25 … #define mmPCIE_DEC0_CMD_SWREG26 … #define mmPCIE_DEC0_CMD_SWREG64 … #define mmPCIE_DEC0_CMD_SWREG65 … #define mmPCIE_DEC0_CMD_SWREG66 … #define mmPCIE_DEC0_CMD_SWREG67 … #endif /* ASIC_REG_PCIE_DEC0_CMD_REGS_H_ */
Codebase Browser
linux